应用于VLSI的PSSWS-LDD MOSFET优化工艺研究

提出实现VLSI的PSSWS(Poly Silicon Side Wall Spacer)—LDD(Lightly DopedDrain)结构,研究了它的形成工艺,获得多晶侧壁形成的优化工艺条件,制作出亚微米有效沟道长度的LDD NMOSFET。在器件性能研究和计算机模拟的基础上,得到PSSWS—LDDMOSFET的优化工艺实现条件;此条件下实现的有效沟道长为0.8μm的PSSWS—LDDNMOSFET,源漏击穿电压达20V,常规器件的小于16V;衬底电流较常规器件的减小约二个数量级。利用此优化条件,研制出高性能的1μm沟道长度的CMOS CD4007电路,2μm沟道长的21级CMOS环振,LSI CMOS 2.5μm沟道长度的门阵列电路GA 300 5SD。结果表明:PSSWS—LDD MOSFET性能衰退小,速度快,可靠性高,适用于VLSI的制造。

反应离子刻蚀用于实现VLSI的多晶侧壁LDD MOSFET工艺优化研究

本文提出了采用多晶侧壁(PSSWS:Poly-Silicon Side-Wall Spacer)实现LDD MOSFET.研究了反应离子刻蚀(RIE)多晶硅的速率、各向异性性,对SiO_2、负胶的选择比,以及刻蚀的均匀性、过腐蚀度、负载效应等与刻蚀条件(包括气体、气体组分、流量、压力、射频功率、温度等)的关系.在此基础上,结合LDD MOSFET对侧壁宽度、可控性及重复性的要求,对反应离子刻蚀法实现PSSWS-LDD进行优化,获得了优化工艺条件.

重掺多晶氧化法LDD-CMOS高性能电路的优化设计与研制

对重掺多晶氧化法(HDPO)应用于LDD IC中的工艺条件进行了优化,并实现了HDPO-LDD电路.研究了HDPO-LDD器件的性能和热载流子效应,同时对器件进行计算机模拟,对HDPO-LDD进行优化设计,获得了优化参数.综合优化设计的工艺条件和参数,成功地应用于亚微米NMOSFET,1μm沟道长的CMOS CD4007电路,2μm沟道长的CMOS 21级环振和2.5μm沟道长的LSI CMOS IC,性能优良,高速,稳定,可靠.

高压偏移栅PMOSFET击穿电压的电离辐照响应

揭示了辐照引起击穿电压变化的机制,提出了提高高压偏移栅PMOSFET击穿电压抗电离辐照的方法。对辐照后击穿电压退火特性进行了研究。

高压编移栅P沟MOSFET的电离辐照性能研究

详细研究了高压偏移栅Ｐ沟ＭＯＳＦＥＴ在Ｃｏ６０－γ，辐照下击穿电压随辐照剂量的变化关系．结果表明：击穿电压的辐照剂量响应与漂移区杂质面密度、漂移区长度、场板长度以及漏区结构有关．另外，γ辐照导致导通电阻增加．结果证实了我们以前提出的电离辐照引起击穿电压变化的机制．对实验现象给出了比较圆满的解释．结论对研制电离辐射加固高压偏移栅Ｐ沟ＭＯＳＦＥＴ具有重要的指导作用．

200V MOS高压集成电路的研制

本文报道研制成功的一种开漏工作的200V MOS高压集成电路,并对高压NMOSFET的器件结构及N^-漂移区注入剂量进行了优化。该电路可用于自动控制的转换接口及平板显示驱动。工艺与常规低压N阱CMOS工艺兼客。

深U型槽的反应离子刻蚀技术

在VLSI 工艺中,U 型槽隔离方法很重要.本文报道了采用CF_4、SF_6、Ar、Cl_2、O_2、BCl_3、CHF_3等气体及其混合物进行的RIE(反应离子刻蚀)实验,发现Cl_2+Ar 最适用于深U 型槽的刻蚀,并成功地刻出了2μm 宽、6μm 深的U 型槽.

深槽隔离CMOS工艺技术

本文介绍一种深U型槽隔离CMOS工艺技术,对工艺实施中的若干问题进行了讨论,并对器件特性进行了分析。