一种固定下降沿的高精度时钟占空比调整电路

提出了一种基于连续时间积分器的高精度占空比调整电路，利用积分电压控制倒相器上升沿延迟，并进一步通过触发器合成50％占空比时钟。电路采用CMOS0．35μ m2P4M混合电路工艺实现。后仿结果表明，该电路能将30％～70％占空比的输入时钟自动调整至50％±0．2％。电路结构简单，芯片面积约为0．18mm×0．12mm，仿真功耗仅为0．2～0．4mW。该调整方法本身受电路、工艺失配影响小，且调整过程中保持调整前后下降沿对齐，便于与锁相环或延迟锁相环结合，进一步在调整占空比的同时，改善输出时钟的其他性能。

一种高速低压用增益增强型运算跨导放大器设计

设计了一种全差分增益增强CMOS运算跨导放大器,用于12位100 MHz采样频率的流水线A/D转换器。详细分析了辅助运放产生的零极点对,优化了建立时间。电路采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计, 1.8 V电压供电。仿真结果表明,运算放大器的开环增益为102 dB,在3pF负载电容下单位增益带宽为1.27G,精度为0.01%时的建立时间为4.3 ns。