基于FPGA的高速峰值检测模块设计

本文是根据2016年集创北方企业杯赛题要求所设计的高速峰值检测模块,可以在640个16位宽的有符号数里,快速找到最高的5个峰值的位置,并将5个峰值点的行坐标及列坐标作为模块的输出。