文中提出一款基于自主设计的尺寸为8mm×8mm的10kV碳化硅(silicon carbide,SiC)门极可关断晶闸管(gate-turn-off thyristor,GTO)单芯片封装的焊接式模块。详细介绍10kV SiC GTO模块的设计与制造工艺,通过对比裸芯片与封装后模块在10...文中提出一款基于自主设计的尺寸为8mm×8mm的10kV碳化硅(silicon carbide,SiC)门极可关断晶闸管(gate-turn-off thyristor,GTO)单芯片封装的焊接式模块。详细介绍10kV SiC GTO模块的设计与制造工艺,通过对比裸芯片与封装后模块在10.5kV阻断电压下的漏电流,验证模块绝缘设计冗余和封装工艺,对模块的动态、静态、极限过流能力、关断增益等性能进行测试并给出初步测试结果。展开更多
针对6 500 V SiC器件的阻断电压要求,采用有限元仿真软件对场限环终端结构进行了设计优化。相比于通常的恒定环间距增量场限环终端设计,本项研究采用三段不同的环间距增量终端环结构。该结构场限环终端的优势在于SiC器件表面的峰值电场...针对6 500 V SiC器件的阻断电压要求,采用有限元仿真软件对场限环终端结构进行了设计优化。相比于通常的恒定环间距增量场限环终端设计,本项研究采用三段不同的环间距增量终端环结构。该结构场限环终端的优势在于SiC器件表面的峰值电场强度控制在1MV/cm以下,体内的峰值电场强度在2.4MV/cm以下,有效减小了实际工艺中环注入窗口的工艺偏差引起的环间距拉偏对峰值电场强度的影响。环间距拉偏结果显示,在-0.2^+0.2μm的偏差范围内,器件表面(SiO_2/SiC交界处)的峰值电场强度并没有升高,只是峰值的位置发生了改变。最后利用了所设计的场限环终端进行了实际流片。测试结果显示,当施加6 500V的反向电压,漏电流小于10μA。展开更多
文摘文中提出一款基于自主设计的尺寸为8mm×8mm的10kV碳化硅(silicon carbide,SiC)门极可关断晶闸管(gate-turn-off thyristor,GTO)单芯片封装的焊接式模块。详细介绍10kV SiC GTO模块的设计与制造工艺,通过对比裸芯片与封装后模块在10.5kV阻断电压下的漏电流,验证模块绝缘设计冗余和封装工艺,对模块的动态、静态、极限过流能力、关断增益等性能进行测试并给出初步测试结果。
文摘介绍了高压空间调制结终端扩展(SM-JTE)结构及其优势。结合实际的MOSFET工艺和已有的理论模型,定义了全新的4H-Si C器件TCAD仿真模型参数。首次提出了确定SM-JTE最优长度的方法。基于SM-JTE结构的4H-Si C器件具有优良的击穿特性。SM-JTE结构的长度为230μm时,SM-JTE的击穿电压可以达到16 k V。针对界面电荷对击穿特性的影响进行了系统仿真研究。仿真结果表明,正界面电荷相比负界面电荷对击穿电压的影响更大,且界面态电荷会引起击穿电压明显下降。该SM-JTE结构可以采用更短的结终端,在同样尺寸的芯片上能制作更多的器件,从而提高生产效率,降低器件成本。
文摘针对6 500 V SiC器件的阻断电压要求,采用有限元仿真软件对场限环终端结构进行了设计优化。相比于通常的恒定环间距增量场限环终端设计,本项研究采用三段不同的环间距增量终端环结构。该结构场限环终端的优势在于SiC器件表面的峰值电场强度控制在1MV/cm以下,体内的峰值电场强度在2.4MV/cm以下,有效减小了实际工艺中环注入窗口的工艺偏差引起的环间距拉偏对峰值电场强度的影响。环间距拉偏结果显示,在-0.2^+0.2μm的偏差范围内,器件表面(SiO_2/SiC交界处)的峰值电场强度并没有升高,只是峰值的位置发生了改变。最后利用了所设计的场限环终端进行了实际流片。测试结果显示,当施加6 500V的反向电压,漏电流小于10μA。