一种低存储需求的二维DWT VLSI结构设计方法

为了减少基于提升的二维离散小波变换(DWT)VLSI结构设计中的片内存储需求,采用了一种新颖的调度方法,通过读取少量数据进行行滤波操作,并实现和列滤波的并行处理,有效地减少了片内存储容量。此外,行滤波和列滤波变换内部结构采用流水线设计方法,加快了运算速度,提高了硬件资源利用率,减小了电路的规模,并且这种基于提升的9/7离散小波变换二维结构很方便兼容5/3滤波器。经过Verilog HDL仿真验证,结果表明,在50MHz系统时钟下,采用9/7滤波器经3级分解,每秒钟可处理21帧大小为1280×1024×8bit的灰白图像。

基于最佳补偿比例因子的整数小波变换

为了提高提升格式下整数小波变换的有损压缩性能,提出了基于最佳补偿比例因子的优化算法。根据变换后小波系数和滤波器的特性,分别采用子带近似线性逼近和量化补偿噪声取代取整运算的方法,求得小波分解后各个子带的最佳补偿比例因子。利用这个比例因子补偿整数小波变换的非线性带来的近似误差以达到优化目的。实验结果表明,在不增加运算复杂度的情况下,所得压缩图像的峰值信噪比(PSNR)与基于浮点运算的传统离散小波变换几乎一样。