基于功率MOS管的板级干扰器设计

为了解决集成电路抗扰性测试设备占据空间大、存在外部电路元件击穿等安全隐患问题,提出了一种可以对集成电路芯片源端电压进行周期性扰动的板级干扰器。该干扰器以低阻抗MOS管与肖特基二极管串联结构作为输出驱动,通过FPGA来周期性控制MOS管开关,根据相位累加的原理合成出干扰电源信号,且能通过改变FPGA输出频率和反馈电阻大小来实现干扰电源信号频率与幅度的调节。将干扰器接入负载电路进行测试,结果表明:干扰器在1 MHz~10 MHz与60 MHz~100 MHz频段,对3Ω,50 pF负载的电源端扰动幅值达到0.6 V以上,驱动能力理想。因此该干扰器适合作为干扰信号源应用于实际的芯片电源端在1 MHz~10 MHz与60 MHz~100 MHz频段的电磁干扰测试实验;相比较于现有的设备,其具有结构简单、低功耗、大驱动、成本低、安全方便等优点。