AV1视频编码器中分像素插值滤波器的设计与实现

为降低AV1视频编码中分像素插值滤波部分的硬件资源开支,提出了一种基于Regular模式按行插值硬件架构。该架构以8×8大小作为处理基本单元,用移位加法的方式实现固定系数的乘法运算,挖掘系数之间的公因子,复用公因子实现电路,再使用3:2压缩器减少加法器个数并减少累加求和延时。该算法不仅降低了硬件面积,而且提高了硬件的最高工作频率。硬件设计使用Verilog HDL语言描述,在vivado2019.2上进行仿真验证,使用SIMC 55 nm工艺在Design Compiler上进行逻辑综合,最高频率可以达到800 MHz,门数为75.19 K,功耗为37.37 MW,可实现4320p@60 fps序列的实时插值。

基于AV1的螺旋搜索算法优化

为降低视频编码过程中帧间运动估计运算的复杂度,本文采取螺旋搜索算法代替AV1中的钻石搜索算法。在此基础上,提出螺旋搜索算法的优化方案,分别测试了使用不同层编码块代价更新情况作为螺旋搜索提前终止条件的性能损失与计算复杂度。实验证明,本文提出的基于螺旋搜索使用不同层作为提前终止算法相较于按照SuperBlock做螺旋搜索最大只增加了0.0597%的BD-BR,却使搜索点数降低了33.2%,更加易于实现实时编码。