基于System Verilog的NoC测试平台

针对片上网络(NoC)验证效率不高的问题,依据验证方法学,利用System Verilog语言的优势,构建一个由覆盖率驱动并受约束的随机分层NoC测试平台。在不同拓扑结构和流量分布下,对NoC进行性能评估,结果证明该测试平台具备较强的通用性、适应性和扩展性,能有效地提高验证效率。