AES加密算法的改进及FPGA实现

为提高数据传输的保密性和加密解密的高效性,利用数字信封技术,对传统的AES加密算法进行了改进.将AES加密算法和非对称加密中的RSA加密算法相结合,利用RSA加密算法中陷门单向置换变换的特点,对敏感密钥信息key单独进行加密;最后,基于FPGA予以实现.实验验证结果表明,改进程序完成了数据加解密算法,可实现错误率为零,加解密速度达到1.62 Mb/s,比文献[2]研究结果提高了近25.56%,达到了预期效果.