应用400℃低温Si技术制备应变Si沟道pMOSFET(英文)

在利用分子束外延方法制备 Si Ge p MOSFET中引入了低温 Si技术 .通过在 Si缓冲层和 Si Ge层之间加入低温 Si层 ,提高了 Si Ge层的弛豫度 .当 Ge主分为 2 0 %时 ,利用低温 Si技术生长的弛豫 Si1 - x Gex 层的厚度由UHVCVD制备所需的数微米降至 4 0 0 nm以内 ,AFM测试表明其表面均方粗糙度 (RMS)小于 1.0 2 nm.器件测试表明 ,与相同制备过程的体硅 p MOSFET相比 ,空穴迁移率最大提高了 2 5 % .

高速CMOS预放大-锁存比较器设计

基于预放大-锁存理论,提出了一种带1级预放大器的高速CMOS锁存比较器电路拓扑 结构;阐述了其传输延迟时间、回馈噪声和输入失调电压的改进方法。采用典型的0.35μm／3.3 V 硅CMOS工艺模型,通过Cadence进行模拟验证,得到其传输延迟时间380 ps,失调电压6.8 mV, 回馈噪声对输入信号产生的毛刺峰峰值500μV,功耗612μW。该电路的失调电压和回馈噪声与带 两级(或两级以上)CMOS预放大锁存比较器的指标相近,且明显优于锁存比较器。其功耗和传输 延迟时间介于两种比较器之间。该电路可用于高速A／D转换器模块与IP核设计。

一种用于10位100 MSPS流水线A/D转换器的CMOS线性采样开关

分析了影响CMOS模拟开关性能的主要因素,针对10位100MHz采样频率A/D转换器对输入信号动态特性的要求,设计了一种适合在3.3V电源电压下工作的CMOS全差分自举开关采样电路。基于0.35μm标准CMOS数模混合工艺,在Cadence环境下采用Hspice对电路进行了模拟。模拟结果显示,其无杂散动态范围达到95dB,满足了A/D转换器采样保持电路对输入信号高动态范围的要求,也保证了电路的可靠性。

80MSPS双采样0.34μm硅CMOS开关电容滤波器

基于双采样和电荷守恒原理 ,并为实现从s到z域准确的双线性变换 ,本文提出了一种新颖的开关电容基本组态 ,进而组构了五阶椭圆低通滤波器 .该滤波器应用典型 0 .34μm/ 3.3V硅CMOS工艺模型进行设计仿真 ,获得了 80MHz采样率、1 7.8MHz截止频率、0 .0 5 2dB最大通带纹波、4 2 .1dB最小阻带衰减和 74mW静态功耗的模拟测试结果 .同时 ,该双采样拓扑结构突破了滤波器受运放单位增益带宽和转换速率的传统约束 ,有效地改善了其高频应用性能 .这一结构已经应用于 1

BCCD器件解析物理模型与仿真研究

基于半导体图像传感器CCD的物理图像和相应的基本特性微分方程组,经过离散和线性化处理,并引用解三对角矩阵方程的递归算法,实现了其解析模型求解。据此及其相关的编程软件,对电注入埋沟CCD器件进行了仿真测试。结果表明,随着栅长减小、栅间隙长度增加和沟道深度减小,传输栅电荷容量约从6.5×106下降到6.1×106电子电荷,转移效率从96%增高到99%。同时,暗电流只与少子寿命密切相关,转移效率对栅间隙长度在1μm以内的变化不敏感。该理论模拟结果有助于BCCD模型参数提取和设计研究。

基于双肖特基接触GaN薄膜特性参数测试新方法

提出了一种 Ga N薄膜电学参量测试新方法 .该方法基于双肖特基结二极管结构 ,利用非对称的电极图形获取整流特性 ,从而省去了复杂的欧姆接触形成工艺 ,可方便地导出电子电导迁移率和肖特基接触理想因子等特征参数 .对残留载流子浓度为 7× 10 1 6 cm- 3的非故意掺杂 Ga N薄膜进行了试验 ,新方法得到 Ni/Au- Ga N肖特基接触的理想因子为 2 .8,Ga N薄膜方块电阻为 4 91Ω 和电子电导迁移率为 6 0 6 cm2 /(V· s) .这些典型参数与利用欧姆接触实验和普通 Ni/Au- Ga N肖特基二极管测试所得结果较为吻合 .该方法为半导体薄膜测试提供了新思路 ,可推广用于难以形成良好线性欧姆接触或材料特性受欧姆接触工艺影响较大的外延材料及其金半接触的监测研究 .

采用低温Si技术的Si/SiGe异质结p-MOSFET

针对S i/S iG e p-M O SFET的虚拟S iG e衬底厚度较大(大于1μm)的问题,采用低温S i技术在S i缓冲层和虚拟S iG e衬底之间M BE生长低温-S i层。S iG e层应力通过低温-S i层释放,达到应变弛豫。XRD和AFM测试表明,S i0.8G e0.2层厚度可减薄至300 nm,其弛豫度大于85%,表面平均粗糙度仅为1.02 nm。试制出应变S i/S iG e p-M O SFET器件,最大空穴迁移率达到112 cm2/V s,其性能略优于目前多采用1μm厚虚拟S iG e衬底的器件。