使用Xcelium Machine Learning技术加速验证覆盖率收敛

随着设计越来越复杂,受约束的随机化验证方法已成为验证的主流方法。一般地,验证激励做到不违反spec描述条件下尽量随机,这样验证能跑到的空间才更充分。但是,这给功能覆盖率收敛带来极大挑战,为解决这一难题,Cadence率先推出了仿真器的机器学习功能——Xcelium Machine Learning,采用机器学习技术让功能覆盖率快速收敛,大大提高验证仿真效率。介绍了Xcelium Machine Learning的使用流程,并给出在相同模拟(simulation)验证环境下应用Machine Learning前后情况对比。最后Machine Learning在模拟(simulation)验证中的应用前景进行了展望。

基于SVA的检验器设计方法

断言（Assertions）是关于设计所做的“真相的声明”或“事实的说明”。断言的唯一目的是保证设计者的意图与最后生成电路逻辑功能的一致性。断言作为新兴的验证技术，广泛受到业内人士青睐。面向对象编程语言SystmVerilog的断言（SVA）更是得到各家EDA公司的大力支持和推广。本文以localbus接口检验器为例，介绍如何设计和使用SVA。

基于vManager的大规模IC验证自动化解决方案

;介绍了验证管理工具vManager,通过Python调用vAPI接口与企业级的产品需求管理工具Microsoft TFS和用户数据后台对接,实现了从自动创建验证需求框架(即vPlan)自动执行回归验证,自动提取验证结果反标回Microsoft TFS中的需求状态,自动提取验证结果呈现到验证看板的自动化验证管理全流程。方案旨在自动化、规范化地实现验证需求到vPlan的同步,验证回归状态和覆盖率的实时汇总,实现验证的高效率和高透明度,需求跟踪达到滴水不漏。该方案还采用了vManager最新一代的High Available模式,可实现跨地域的多团队合作与数据共享,并且部署了多引擎验证工具包括Xcelium、JapserGold和Palladium的验证管理,实现了多维度的验证数据汇总。目前该方案已经部署到真实的研发环境中,为vManager在国内比较领先的应用,为业内提供“跨地域合作+多个仿真引擎”的大规模验证方案提供了非常有价值的参考。

保序模块的formal fpv验证

与simulation验证相比,formal验证方法可以在短时间内遍历所有可能的激励,大大提高验证的效率。保序模块与时序控制以及流水线控制密切相关,设计规模较大,逻辑复杂度较高。介绍了使用formal fpv验证保序模块的流程,并对JasperGold debug结果进行了分析,采用formal fpv验证能提高验证效率,加快验证收敛速度。