提升式5/3二维离散小波变换的小波系数位宽整定

相对于JPEG中二维离散余弦变换(DCT)来说,在JPEG2000标准中,二维离散小波变换(DWT)是图像处理的核心变换。然而在小波变换过程中,有一个不可避免的问题,就是小波系数的动态范围的确定,它直接决定计算精度以及存储空间的利用率。文章针对5/3提升小波算法的硬件架构,在理论分析中进行了三次小波系数动态范围的整定并给出详细的数学推导。最后得到的位宽数是对以往宽泛结论的较为精确地整定。可以在保证运算精度的前提下,避免增加无谓的硬件资源和存储器。最后使用Matlab对标准图像进行一到五级的小波分解,验证了该结论的有效性。

低功耗并行的提升式5/3二维离散小波变换的VLSI架构

离散小波变换需要较大的运算量和运算空间,为了提高JPEG2000图像压缩速度,提出一种基于提升算法的二维离散5/3小波变换的VLSI架构,这种结构同时进行行变换和列变换。文章对于VLSI架构的五大模块(行小波变换运算模块、两个列小波变换模块、FIFO寄存组和系统整体控制模块)的硬件实现给出了相应的方案。在Quartus II 7.2的平台下对于设计的该系统的时序仿真测试结果表明,综合分析后系统最小组合逻辑时延为7.142ns,可达到的最高频率为140.02MHz。时序仿真测试中当系统工作频率为100MHz,数据吞吐率达到773.944Mbit/s。

基于RiBM算法的RS(204,188)译码器的设计

文章介绍了基于FPGA的RS(204,188)译码器的实现,对于译码器的四大模块(伴随式求解模块、基于RiBM算法的关键方程求解模块、钱搜索错误位置和福尼算法求解错误值模块)的硬件实现给出了相应的方案。在Quartus II 9.1的平台下对于RS译码器系统的时序仿真测试结果表明,在系统时钟的频率为100MHz的情况下,RS(204,188)译码器的纠错能力能够达到8个的理论上限,数据吞吐率达到345Mb/s。