基于Montgomery模乘的RSA算法VLSI实现

介绍了一种基于可伸展的Montgomery模乘结构的1024位RSA加解密芯片实现。设计采用的新型心动阵列结构,可以在有效控制芯片面积的前提下,极大地提高运算频率,从而提高运算速度。经过ModelSim仿真和Design Compiler综合,与当前已发表的RSA芯片设计相比,该设计在面积和速度上均有优势。

基于802.11a的OFDM系统基带处理器的FPGA实现

探讨基于802.11a的OFDM系统的硬件构架,给出了适应于OFDM系统的并行存储的高速FFT处理器电路结构,以及实现导频插入、循环前缀的硬件结构。经FPGA验证,在系统时钟频率为20MHz时,64点FFT计算时间为2.55us。

高速8位流水线电流导引数模转换器的实现

本文介绍了笔者使用 cadence 设计的0.35um CMOS 高速8位流水线电流导引数模转换器。电路采用了高速解码电路、双路并行处理、流水线等技术,使系统处理速度从传统的500M 采样/秒达到1.5G 采样/秒,输出差分电压在2个50欧姆的电阻上达到3.1V,电压精度达到1.55*2^(-8)V。在国外同类设计中处于领先水平。