-
题名基于STR的两级差分的高精度低功耗TDC
- 1
-
-
作者
汪玉传
梁华国
鲁迎春
肖远
-
机构
合肥工业大学微电子学院
-
出处
《电子测量与仪器学报》
CSCD
北大核心
2023年第6期136-146,共11页
-
基金
国家自然科学基金重大科研仪器研制项目(62027815)、国家自然科学基金重点项目(61834006)、国家自然科学基金(62174048)项目资助。
-
文摘
随着集成电路工艺的发展和集成度的提高,电路延时显著降低,传统的时间数字转换器(TDC)的研究趋向于兼具高分辨率和高精度的电路设计。近年来,摩尔定律逐渐失效,物联网大背景下轻量化,微型化,低功耗的边缘设备得到了飞速发展,用于片上延时测量的微型化TDC的研究重点逐步转向高精度的低功耗设计。基于Xilinx Virtex-6 XC6VLX240T现场可编程门阵列(FPGA)开发平台,提出了一种以游标自定时环(vernier self timing ring,VSTR)代替直接计数法的粗测结构,和两条对称的延迟链组成的细测结构。通过边沿重合检测单元和锁存单元将粗测结构的游标STR与细测的对称延迟链结合,设计结果表明该结构量程可达到491 ns,分辨率为14.8 ps,最高精度为12.9 ps,功耗为0.068 W,说明了提出的两级差分结构具有高精度低功耗的特点。
-
关键词
差分延迟链
游标自定时环(STR)
FPGA
边沿检测
时间数字转换器(TDC)
-
Keywords
differential delay chain
vernier self-timing ring(STR)
FPGA
edge detection
time to digital convert(TDC)
-
分类号
TN791
[电子电信—电路与系统]
-
-
题名非线性优化的时间数字转换器设计
- 2
-
-
作者
肖远
梁华国
汪玉传
鲁迎春
易茂祥
姚亮
-
机构
合肥工业大学微电子学院
-
出处
《微电子学》
CAS
北大核心
2023年第5期772-778,共7页
-
基金
国家自然科学基金重大科研仪器研制项目(62027815)
国家自然科学基金重点项目(61834006)
+1 种基金
国家自然科学基金资助项目(62174048)
青年教师科研创新启动专项A项目(JZ2022HGQA0233)
-
文摘
在由FPGA超前进位单元级联构成的抽头延时链中,非线性通常较差,是TDC测量系统需要解决的重要问题之一。为了解决该问题,文章在已有的抽头采样序列(“SCSC”)基础上,提出了“混合”抽头采样序列的方法,显著改善了延时单元的非均匀性。所搭建的TDC包含了抽头延时链、采样逻辑电路、编码逻辑电路、码密度校准等模块,并在Xilinx Kintex-7系列芯片上进行验证。测试结果表明,提出的方法相较于“SCSC”序列下的微分非线性降低了32.0%,积分非线性降低了22.8%。通过进一步校准,所实现的TDC分辨率(LSB)为13.51 ps,测量精度为19.17 ps,微分非线性为[-0.45,0.96]LSB,积分非线性在[-3.27,1.33]LSB之间。
-
关键词
时间数字转换器
超前进位链
码密度校准
-
Keywords
time to digital converter
Carry4
code density calibration
-
分类号
TN432
[电子电信—微电子学与固体电子学]
TN79
[电子电信—电路与系统]
-