基于ROACH2-GPU的集群相关器研究——X-engine模块的设计与实现

随着射电干涉技术的不断提升,干涉阵列规模越来越大,观测能力逐渐增强,但随之而来的是超大数据的实时处理问题。针对该问题,结合射电干涉仪相关器在数据运算和传输等方面的需求以及射电干涉阵列信号的特征,研制了一套基于图形处理器集群的通用相关器并用于"天籁计划"的数据处理:首先根据射电信号的关联计算特性,按频段将计算任务分配到不同图形处理器节点,并合理均衡各节点网络负载;然后由不同图形处理器节点独立完成各自的计算任务并将计算结果实时送往存储节点;最后按图形处理器集群通用相关器的设计方案成功安装部署系统并根据"天籁计划"一期的需求进行了性能测试。该图形处理器集群相关器计算性能约为理论峰值性能的46%;相对于传统方案的相关器,基于图形处理器集群的相关器具有开发周期短、可扩展性强、部署简单等优势。

射电干涉阵GPU相关器的研究初探

射电干涉仪阵列规模的不断扩大使其观测能力越来越强,但与之俱来的密集型数据的实时处理对传统解决方案的性能和成本等带来巨大的挑战,针对该挑战设计并验证了GPU解决方案。首先着重分析了射电干涉仪的相关器在运算和传输等方面的基本需求,然后根据射电干涉阵列信号的特征,尝试了多种GPU相关器模型,通过将相关器的计算任务有效映射为GPU线程模型,显著提高了GPU的利用率,使单GPU的实际计算性能达到了理论峰值性能的77%。最后以我国正研制的天籁计划为依托,开展了多种关键技术的先导实验,为进一步在GPU集群环境下针对大型射电干涉仪的需求研发一套同时兼备成本低、性能高、功耗少等优势的相关器打下了坚实的基础。

基于ROACH2-GPU集群相关器的研究--F-engine模块的设计与实现

相关器在射电天文中具有重要作用。以往的相关器多采用现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者特定用途集成电路(Application Specific Integrated Circuit,ASIC)技术,开发周期长,不便扩展和改进升级。近年来许多新研制的射电干涉阵相关器采用具有通用架构的现场可编程门阵列和图形处理器的相关器。针对暗能量射电探测实验(天籁计划)的需求,开发了一套基于可重构开放架构计算硬件(Reconfigurable Open Architecture Computing Hardware,ROACH2)和图形处理器的异构相关器,将相关器的数据采集、快速傅里叶变换(Fast Fourier Transform,FFT)等功能与复数乘累加运算功能分开,充分利用了现场可编程门阵列的硬件资源和图形处理器的运算速度。该相关器易于扩展,且运算负载可根据实际运算能力进行不同节点的分配,非常灵活。目前已经应用到天籁计划项目中。