期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
10~37 GHz CMOS四分频器的设计 被引量:1
1
作者 沈炎俊 冯军 《电子设计工程》 2009年第11期79-80,83,共3页
给出基于0.13μm CMOS工艺、采用单时钟动态负载锁存器设计的四分频器。该四分频器由两级二分频器级联而成,级间采用缓冲电路实现隔离和电平匹配。后仿真结果表明其最高工作频率达37 GHz,分频范围为27 GHz。当电源电压为1.2 V、工作频率... 给出基于0.13μm CMOS工艺、采用单时钟动态负载锁存器设计的四分频器。该四分频器由两级二分频器级联而成,级间采用缓冲电路实现隔离和电平匹配。后仿真结果表明其最高工作频率达37 GHz,分频范围为27 GHz。当电源电压为1.2 V、工作频率为37 GHz时,其功耗小于30 mW,芯片面积为0.33×0.28 mm2。 展开更多
关键词 光纤通信系统 CMOS工艺 动态负载锁存器 分频器
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部