基于SOPC技术的高速图像采集控制系统的设计与研究

针对高速图像采集控制系统中带宽不足的问题,应用SOPC(System on a Programmable Chip)技术在Avalon总线中嵌入自定义外设完成图像采集、图像数据压缩和图像存储,大大提高了系统的成像速度。首先,通过在图像采集端对数据进行流水线压缩编码的方法,将数据量压缩为原来的四分之三。然后,基于VHDL设计并实现DMA控制器,该自定义DMA控制器可以把图像数据直接存入SDRAM中的两块缓存区,省掉了传统数据采集系统中必须使用FIFO对数据进行缓存的环节,减轻了CPU的数据传输任务。另外,通过将系统图像采集模块和数据传输模块的并行化处理,提高了成像系统工作的效率。最后,在2k×2k高速CMOS成像系统上进行了实现,通过速度测试和成像测试验证了该图像采集控制系统设计的可行性与灵活性。

JPEG-LS图像压缩算法的研究与实现

针对特定的应用背景,选择JPEG-LS图像压缩算法进行研究,分析其关键技术,包括非线性预测、golomb编码和游程编码等;将JPEG-LS图像压缩算法进行基于FPGA的硬件设计与实现,介绍读写缓存的大小及顺序设置、硬件实现的时序控制及存储模块设计。通过分析得出,JPEG-LS图像压缩算法在图像无损压缩领域有一定优势。阐述系统整体设计流程,着重分析几个关键模块的实现方法,将算法在DE2-70平台上进行实现,并对系统性能进行相关分析。