一种基于最小量化误差流水线ADC校准算法

现代高速高精度流水线ADC往往需要校准算法辅助工作。高速高精度流水线ADC中运算放大器无法同时满足信号建立速度和建立精度的要求,往往会牺牲信号建立精度以保证建立速度,从而使得流水线ADC关键模块乘法数模转换器(MDAC)产生增益误差。基于流水线ADC最小量化误差原理,通过逐级搜索流水线ADC每级增益使得流水线ADC总量化误差达到最小,从而使流水线ADC有效位数(ENOB)最大,完成校准。基于流水线ADC最小量化误差校准算法应用于一款14 bit 250 Msps的流水线ADC,经校准后流水线ADC ENOB可达13.20 bit,信噪失真比(SNDR)可达81.23 dB,无杂散动态范围(SFDR)可达87.99 dB。

一款10位逐次逼近型模数转换器设计

基于0.18μm CMOS工艺设计一款10位逐次逼近型模数转换器(SARADC),采用了阻容混合型的数模转换器(DAC)以实现面积与性能上的折衷,高位采用温度码设计以提高DAC的线性度。采用了失调电压较小的静态比较器结构,通过在DAC和比较器之间加入了高增益的前置放大器来消除比较器失调电压对ADC性能所带来的影响。仿真结果表明:在电源电压为2.8V、采样速率为116kS/s、输入信号频率约为57kHz、满摆幅为0.8V的情况下,ADC有效位数(ENOB)达9.99位,信噪失真比(SNDR)为61.9dB,无杂散动态范围(SFDR)为75.57dB,总功耗约为1mW,面积为0.069mm^2。