期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
数组地址生成算法的改进 被引量:1
1
作者 王作建 韩曙 刘明业 《计算机学报》 EI CSCD 北大核心 2001年第12期1310-1317,共8页
数组元素下标到对应的存储单元地址的生成是存储器高级综合系统中研究的关键技术 .基于普通逻辑运算的多维数组地址生成算法虽然具有一定的实用性 ,但该算法的地址转换并非最简 ,尤其对 2 n+1附近的数组下标基值所得电路通常比较复杂 .... 数组元素下标到对应的存储单元地址的生成是存储器高级综合系统中研究的关键技术 .基于普通逻辑运算的多维数组地址生成算法虽然具有一定的实用性 ,但该算法的地址转换并非最简 ,尤其对 2 n+1附近的数组下标基值所得电路通常比较复杂 .该文在韩曙等人的基础上 ,对地址转换逻辑进行了深入研究 ,提出了顺序低端组匹配算法 ,使得地址生成电路更加简化 ,从而算法更具有通用性 ,可更有效地应用于存储器高级综合 . 展开更多
关键词 存储器 高级综合 数组地址生成算法 逻辑电路
下载PDF
VHDL高级综合系统中多层次、多目标工艺映射策略及其实现 被引量:2
2
作者 马聪 王作建 刘明业 《计算机学报》 EI CSCD 北大核心 1999年第9期975-980,共6页
从国内实际出发,在分析当前工艺映射技术的基础上,提出从高层次(RTL)和逻辑级两个层次上进行工艺映射的策略.提出并讨论了基于知识的高层次(RTL)工艺映射方法,并将该方法与传统的逻辑级工艺映射方法相结合,建造MLTM... 从国内实际出发,在分析当前工艺映射技术的基础上,提出从高层次(RTL)和逻辑级两个层次上进行工艺映射的策略.提出并讨论了基于知识的高层次(RTL)工艺映射方法,并将该方法与传统的逻辑级工艺映射方法相结合,建造MLTMMT(Multi-LevelTechnology Mapping for Multi-Target,多层次、多目标工艺映射)系统.在MLTMMT的具体实现上,采用了基于知识与基于算法相结合、知识作为数据与程序分离和知识库动态切换等技术,实现了面向多个工艺目标的工艺映射.最后。 展开更多
关键词 VHDL 高级综合 工艺映射 FPGA 可编程逻辑器件
下载PDF
高级综合中工艺单元VHDL模拟模型的建立方法 被引量:1
3
作者 马聪 王作建 +1 位作者 李雁 刘明业 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 1999年第4期316-319,共4页
针对在实现HLS/BIT(HighLevelSynthesis/BeijingInstituteofTechnology,北京理工大学高级综合)系统时,需建立工艺单元的延时模型、面积模型及其VHDL模拟模型库进行讨论... 针对在实现HLS/BIT(HighLevelSynthesis/BeijingInstituteofTechnology,北京理工大学高级综合)系统时,需建立工艺单元的延时模型、面积模型及其VHDL模拟模型库进行讨论,并给出建立上述诸模型的方法.用此方法建立的VHDL模型可嵌入到大多数VHDL模拟器,从而实现工艺相关的“后模拟”,这对高级综合器的使用者十分有用.因此,本方法具有一定普遍意义. 展开更多
关键词 高级综合 模拟器 VHDL语言 专用集成电路
下载PDF
门级工艺映射中显式冗余的优化
4
作者 王作建 刘明业 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2001年第1期19-23,共5页
高级综合结果中常量元件和输出悬空端口导致门级工艺映射结果中存在显式冗余 .显式冗余无助于提高电路性能 ,反而增加功耗 ,降低电路的可测试性 ,使电路面积增大 ,应予消除 .文中提出了显式冗余的队列循环优化算法 ,完全消除了此类冗余 ... 高级综合结果中常量元件和输出悬空端口导致门级工艺映射结果中存在显式冗余 .显式冗余无助于提高电路性能 ,反而增加功耗 ,降低电路的可测试性 ,使电路面积增大 ,应予消除 .文中提出了显式冗余的队列循环优化算法 ,完全消除了此类冗余 ,从而有效地减少了生成电路的基片面积 ,提高了电路的可测试性 . 展开更多
关键词 工艺映射 高级综合 显式冗余 门级电路 逻辑电路 EDA 优化
下载PDF
基于知识的工艺优化技术研究
5
作者 王作建 刘明业 《北京理工大学学报》 EI CAS CSCD 北大核心 2001年第1期91-95,共5页
根据工艺映射处理的电路信息庞大复杂的特点 ,引入基于知识 (规则 )的优化技术对工艺映射所得电路进行工艺优化 .基于规则方法的引入使得工艺优化算法较完全的程序实现简洁高效 ,而基于特定工艺的优化使工艺映射结果的面积和延时都更加... 根据工艺映射处理的电路信息庞大复杂的特点 ,引入基于知识 (规则 )的优化技术对工艺映射所得电路进行工艺优化 .基于规则方法的引入使得工艺优化算法较完全的程序实现简洁高效 ,而基于特定工艺的优化使工艺映射结果的面积和延时都更加优化 .冗余INV优化是一类简单但典型的工艺优化 。 展开更多
关键词 工艺映射 工艺优化 冗余INV优化 知识(规则) 集成电路
下载PDF
基于知识(规则)的高层次工艺映射方法
6
作者 马聪 王作建 刘明业 《电子与信息学报》 EI CSCD 北大核心 2001年第5期466-471,共6页
该文研究高级综合结果与后端工艺的衔接问题。提出一种基于知识的高层次工艺映射方法。深入研究其中知识表示、知识运用和知识获取等各个重要环节。包括:(1)提出一种表达电路结构知识的扩充产生式表示;(2)提出基于超高速硬件描述语言(VH... 该文研究高级综合结果与后端工艺的衔接问题。提出一种基于知识的高层次工艺映射方法。深入研究其中知识表示、知识运用和知识获取等各个重要环节。包括:(1)提出一种表达电路结构知识的扩充产生式表示;(2)提出基于超高速硬件描述语言(VHDL)的工艺映射知识获取方法;(3)给出知识运用的求解控制策略和算法;(4)提出一种能查出冗余性和矛盾性的半自动知识库维护方法;(5)提出将算法嵌入知识系统,降低知识库复杂度的实用化方法。所实现的系统已完成与三种工艺衔接,验证了本文工作。 展开更多
关键词 高级综合 工艺映射 超高速硬件描述语言 CAD 知识表示
下载PDF
“叠合”技术在盾构施工中的运用
7
作者 王作建 《中文科技期刊数据库(全文版)工程技术》 2023年第2期0035-0039,共5页
随着中国地铁建设的城市越来越多,截止2021年5月,全国共有45个城市开通运营城市轨道交通线路237条,运营里程7747公里。盾构施工技术是地铁建设中的关键技术,在地铁建设中不断得到升华和完善。本文对地铁施工中应用的各项盾构施工技术进... 随着中国地铁建设的城市越来越多,截止2021年5月,全国共有45个城市开通运营城市轨道交通线路237条,运营里程7747公里。盾构施工技术是地铁建设中的关键技术,在地铁建设中不断得到升华和完善。本文对地铁施工中应用的各项盾构施工技术进行优缺点分析,提出伟创新策略,以供相关人员参考。 展开更多
关键词 盾构施工 冷冻 长短套筒 问题 创新
下载PDF
具有MUX模式的新型LUT结构及其优化算法
8
作者 郭旭峰 王作建 +1 位作者 李明 于芳 《深圳大学学报(理工版)》 EI CAS 北大核心 2013年第3期248-253,共6页
针对传统4-LUT实现多路选择器(multiplexer,MUX)时逻辑利用率低,延迟略大的不足,提出具有MUX模式的新型查找表(look-up table,LUT)结构—M-LUT.M-LUT通过改进传统4-LUT结构,使其在兼容传统4-LUT功能的基础上新增MUX模式,仅需配置1个MUX... 针对传统4-LUT实现多路选择器(multiplexer,MUX)时逻辑利用率低,延迟略大的不足,提出具有MUX模式的新型查找表(look-up table,LUT)结构—M-LUT.M-LUT通过改进传统4-LUT结构,使其在兼容传统4-LUT功能的基础上新增MUX模式,仅需配置1个MUX模式的M-LUT即可实现1个MUX4功能,且延迟仅为一级LUT延迟.为M-LUT设计配套的优化算法,以提高M-LUT利用率.实验结果显示,采用M-LUT加优化算法后,LUT资源占用平均减少8.4%,电路时钟频率平均提高3.1%. 展开更多
关键词 微电子学 多路选择器 查找表 MUX优化算法 现场可编程门阵列 电子设计自动化
下载PDF
宽函数的布尔匹配及其在FPGA重综合中的应用
9
作者 张峰 王作建 +2 位作者 吴洋 于芳 刘忠立 《华南理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2013年第5期34-42,共9页
当前大多数商用现场可编程门阵列(FPGA)可配置逻辑块结构在查找表(LUT)的基础上增加了很多辅助逻辑资源,而传统的LUT基工艺映射算法无法充分利用这些资源.为此,文中提出一种基于香农展开式和不相交支持集分解算法的布尔匹配方法,并将其... 当前大多数商用现场可编程门阵列(FPGA)可配置逻辑块结构在查找表(LUT)的基础上增加了很多辅助逻辑资源,而传统的LUT基工艺映射算法无法充分利用这些资源.为此,文中提出一种基于香农展开式和不相交支持集分解算法的布尔匹配方法,并将其应用于工艺映射后的重综合.使用该方法对工艺映射后网表中的宽函数进行布尔匹配,使其在目标FPGA结构上重新实现,从而达到充分利用所有逻辑资源和减少LUT数的目的.实验结果表明,该方法能在不增加电路关键路径延时的基础上,对学术界综合工具ABC工艺映射之后的4-LUT和6-LUT网表分别节省7.9%和7.8%的面积开销. 展开更多
关键词 电子设计自动化 现场可编程门阵列 布尔匹配 宽函数 重综合 可配置逻辑块 查找表
下载PDF
垂直冻结+短钢箱相结合盾构出洞施工技术研究
10
作者 王作建 《城市情报》 2022年第22期0202-0204,共3页
本文以具体地铁工程作为实例,于富含水砂层工况下运用了垂直冷冻配合短钢箱的施工方案,有效解除了既往局部加固效果欠佳问题,规避了盾构外壳体轴线方向涌砂冒水等状况,使用盾构的整体施工效果得到保障。希望本文论述的内容对相同或类似... 本文以具体地铁工程作为实例,于富含水砂层工况下运用了垂直冷冻配合短钢箱的施工方案,有效解除了既往局部加固效果欠佳问题,规避了盾构外壳体轴线方向涌砂冒水等状况,使用盾构的整体施工效果得到保障。希望本文论述的内容对相同或类似工程建设能发挥参考作用。 展开更多
关键词 盾构出洞 垂直冻结 短钢箱 盾构出洞施工 技术应用
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部