基于0.13μm SiGe工艺的48~68GHz四倍频器

采用0.13μm SiGe BiCMOS工艺,设计并实现了一种应用于高速光通信的全集成注入锁定四倍频器芯片。该设计包括单端转差分放大器、注入锁定二倍频器(ILFD)以及分频器(Divider-by-2)。测试结果表明,该四倍频器的输出锁定范围达到了48~68 GHz,输出锁定在65 GHz时的谐波抑制比为36 dBc。芯片核心面积为0.36 mm^(2),在3.3 V供电电压下,核心功耗为247 mW。该设计可以满足下一代超高速光电互联芯片对高速时钟的应用需求。

带有自适应频率校准单元的26～41 GHz锁相环

采用45 nm SOI CMOS工艺,设计了一种带有自适应频率校准单元的26~41 GHz锁相环。该锁相环包括输入缓冲器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、高速时钟选通器、分频器和频率数字校准单元。采用了基于双LC-VCO的整数分频锁相环,使用了自适应频率选择的数字校准算法,使得锁相环能在不同参考时钟下自适应地调整工作频率范围。仿真结果表明,该锁相环的输出频率能够连续覆盖26~41 GHz。输出频率为26 GHz时,相位噪声为-103 dBc/Hz@10 MHz,功耗为34.64 mW。输出频率为41 GHz时,相位噪声为-96 dBc/Hz@10 MHz,功耗为35.44 mW。