针对国内RISC-V(Reduced Instruction Set Computer-Five)处理器领域的空白以及对处理器性能的优化问题,将开源3级流水线RISC-V处理器VScale扩展为5级流水线处理器。在对比3级流水线和5级流水线的差异的基础上,为5级流水线设计了冒险检...针对国内RISC-V(Reduced Instruction Set Computer-Five)处理器领域的空白以及对处理器性能的优化问题,将开源3级流水线RISC-V处理器VScale扩展为5级流水线处理器。在对比3级流水线和5级流水线的差异的基础上,为5级流水线设计了冒险检测以及旁路单元,解决了5级流水线的数据相关问题,并为该处理器编写外设(LCD1602、UART)控制器,最终在FPGA(Field-Programmable Gate Array)开发板上实现了软硬件协同仿真。仿真结果表明,扩展后的处理器运行正常,且速度比扩展前的处理器快约30%。展开更多