全并行FIR滤波器的FPGA实现与优化

FIR数字滤波器的实现方法很多,而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法,并以8输入15阶FIR滤波器为示例,在直接型FIR的基础上改进得到全并行FIR结构,采用Verilog硬件描述语言完成设计,仿真结果与MATLAB软件测试结果一致。在此基础上,提出两种改进措施,并进行综合、布局布线,对比所占资源,结果分布式FIR为硬件实现的最佳选择。

高吞吐率LDPC码编译码器的FPGA实现

新兴的60GHz无线通信标准IEEE 802.11ad在采用单载波调制方案时,最高传输速率可达到4.62Gb/s,最高处理速率为1.76GHz.标准中,采用准循环低密度奇偶校验码(QC-LDPC)以保证高传输速率下较低的误码率.针对该标准,设计并实现了高吞吐率的LDPC编译码器.编码器用移位寄存器作为基本单元实现.与此同时,对比了生成矩阵的不同存储方式以优化编码结构.译码算法选用改进的最小和算法,译码器的硬件结构兼容4种码率,并拥有3种调制方法的接口.按照设计结构,用Verilog硬件描述语言实现了LDPC编译码器,并得到了正确的仿真结果.同时,在V7-485tFPGA上完成综合,分析逻辑资源消耗.结果,当FPGA时钟频率为150 MHz时,传输速率可达到1.26Gb/s.

基于FPGA流水线结构并行FFT的设计与实现

根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计。处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存。采用硬件描述语言verilog完成设计,并进行综合、布局布线,测试结果与MATLAB仿真结果相吻合。

论法律职业伦理教育的功能

法律职业伦理教育应当是法学教育的重要内容,但在我国的法学教育中一直对法律职业伦理教育没有给予足够的重视。法律职业伦理教育具有不可替代的育人功能和社会功能,它对于塑造法学专业学生的综合素质、提高职业技能、提升发展能力,发挥着重要的作用。法律职业伦理教育还有助于培育法律职业群体、净化社会法治环境、推动社会文明进步。因此,在法学专业学生的教育中,法律职业伦理教育应贯串于法学教育的始终。

龙江文化转型视阈中道德个性生成的价值

龙江文化转型的共性是从经验文化模式向理性文化模式转型,其特性在于本地文化、移民文化与流人文化多元的复杂性及地域条件造成的惰性。龙江要想实现文化大省的宏伟目标,更重要的还在于龙江人内在的转变,这种转变的核心就是龙江人道德个性的生成。

环境立法的伦理取向和价值追求

对环境的法律保护,不单单是法律制度的完善,更主要的是观念的更新,这其中,新的环境伦理观念是尤为重要的。现代的环境法律制度应当体现以下环境伦理观念:确立以整个生态系统为主体,以生态利益为中心的环境伦理观念;维护人类与环境的公平与正义,拓展可持续发展的内涵;强调人类对于环境的义务,以实现整个生态系统内各主体的权利。在以整个生态为中心的现代环境伦理观念指导下,环境立法的价值目标和价值评价标准也应实现更新。

ZedBoard开发平台的实时人脸检测系统设计

采用Xilinx公司以FPGA+ARM为核心处理器的ZedBoard全可编程SoC开发平台,使用Vivado为嵌入式系统加速配置硬件外设,灵活运用PetaLinux为该处理器定制、构建和调配嵌入式系统所需的组件。利用FPGA并行处理的特性对采集的图像进行灰度化和滤波处理,并通过AXI_HP总线将处理后的数据传回到DDR3中,在ARM中读取DDR3中的数据并采用Viola-Jones人脸检测算法完成实时人脸检测系统设计。

基2 FFT算法的模块化硬件实现与比较

随着快速傅里叶变化(FFT)在信号处理应用领域的广泛应用,不同场合对硬件实现的FFT算法结构提出了多样化的要求,针对这种需求在硬件编程设计中将FFT分割成模块化的三部分:数据存储重排模块、旋转因子调用模块、蝶形运算模块。通过时序调用可组成不同结构的FFT处理器,实现流水结构与递归结构两种方案,分别侧重于处理速度与资源占用量两方面的优势。在FPGA硬件设计中使用Verilog语言完成代码编程,实现了两种结构的512点基2算法的快速傅里叶变换,使用Modelsim完成功能仿真。与MATLAB中FFT函数对比验证了结果的正确性。最后通过比较二者的处理速度和资源占用量,给出了方案性能分析,及两种方案的最佳适用场合。

灰度投影算法的安检图像判读及FPGA实现方法

基于灰度投影算法提出了两种方案寻找安检图像中灰度值最小的区域,即疑似危险品区域。首先运用中值滤波的方法去除图像噪声,提高图像质量。然后分别采用灰度积分投影算法和分块灰度投影算法找出疑似危险区域,对两种方案效果做出评价。在算法的实现上,利用FPGA高速并行处理能力获得比上位机软件更快的处理速度,通过硬件描述语言Verilog进行设计实现。