蝶形运动估计算法及其VLSI实现

视频技术发展要求更高速,更利于硬件实现的运动估计算法.提出了一种蝶形运动估计算法,该算法采用蝶形搜索模板、快速截止技术和运动向量预测技术.该算法较钻石搜索算法提速43.26%-80%,并且图像质量更好.同时,本文采用加法树和片内并行存储器,构建该算法的VLSI实现结构.通过两种数据映射方法(拉丁方映射和4×4块映射),该结构不但解决了快速搜索算法的数据不规则性难题,并且节省了带宽.当系统时钟为27MHz,数据总线为16位,外部存储器带宽要求仅为4.57Mbit/s.比较其它硬件实现结构,该结构采用了更少的处理单元数,更小的缓存单元,但却获得更快的速度和更高的灵活性.

蝶形运动估计算法

提出一种运动估计算法,该算法充分利用视频序列的统计特性以节省计算量,提高速度。并采用简单有效的搜索模板-蝶形模板,快速截止技术通过提前判断DCT变换系数全零来停止搜索。采用中值运动向量预测技术以确定初始搜索点。仿真表明,该算法与钻石搜索算法相比,搜索速度提高43.26%～80%,图像质量更好。

CDMA移动台的软件无线电实现

文章以传统CDMA(IS-95)移动台为基础,提出了利用软件无线电来实现其功能的新结构,并对该结构进行可行性分析,阐明其现实意义。

基于H.264的熵编码结构

Exp-Golomb和CAVLC是H.264引入的新的熵编码形式,通过引入上下文的方式,减少编码码流,提高鲁棒性。该文提出一种熵编码的硬件结构,采用全0子块探测,双RAM结构,流水线技术,以及通过计算代替查找表的方法,加快编码过程,同时减少硬件的复杂度。FPGA综合结果显示,关键路径为11.449ns,系统时钟最高支持到87.346MHz。

射频识别阅读器中信道选择滤波器的设计

基于IBM0.18μm标准CMOS工艺,设计了一种适用于UHF RFID（Radio Frequency Identification）阅读器的信道选择滤波器。这种滤波器和其他结构滤波器相比,可以获得更高的线性度和更好的噪声特性。设计中,低通滤波器截止频率0.3~1.3 MHz范围内可调。当截止频率设置为900 kHz时,带内增益稳定在0 dB,在1.8 MHz频率处具有大于49 dB的幅度衰减。

低功耗流水线ADC中多阈值比较器的设计

采用IBM0.13μm CMOS工艺,设计了适用于80MS/s流水线结构A/D转换器的比较器。电路使用全差分动态锁存结构,在Lewis-Gray结构的基础上,保留比较器阈值和输入差分管尺寸之间的线性比例关系,改进复位和输出电路结构,降低了设计复杂度和功耗,减小了面积。通过细致的版图考虑,实现了7种不同阈值电压的比较器,失调小于13mV,最大面积为25μm×13μm,最高工作频率达500 MHz;80MS/s工作时,功耗最大仅为63μW,低于Lewis-Gray结构的比较器。

基于CAVLD快速算法的硬件实现

在H.264的解码过程中,由于CAVLD部分采用的是变长编码,不能通过并行机制来提高速度,限制了整个系统的性能。针对CAVLD的硬件实现,提出一种新的算法,该算法采用地址查找法来提高解码速度,同时通过采用流水线结构,加快解码速度,采用计算方法代替查找表,减少ROM资源。FPGA综合结果表明最高速度支持到106MHz,通过与文献[5]比较,解码速度提高12%～48%。

混凝土的开裂与防护

裂缝是水工混凝土建筑物最普通、最常见的病害之一,严重的裂缝不仅危害建筑物的整体性和稳定性,而且还会使水工建筑物的耐久性大大降低。本文围绕水工混凝土裂缝的防范与处理展开了讨论,明晰水工混凝土裂缝防范与处理的意义、分析出现裂缝分类与致因并给出了水工混凝土裂缝的防范与处理措施。

猪疥螨病及防控措施

猪疥螨病原体是寄生于生猪皮肤内部所引起的寄生类疾病,最初为附着于生猪皮肤表面,其逐步侵蚀生猪皮肤,最终侵入到皮下发育和繁殖。此类疾病的传播途径较广,可通过病原进行传播,或是由于感染病猪与其排泄粪便所接触后的饲养工具进行传播感染。同时,生猪养殖环境对于猪疥螨病的感染与传播也有一定影响。此类疾病发生与传播速度较慢,病情持续较长,对于猪养殖行业的正常生产和经济收益极易造成不良影响。

基于小波域数字滤波的心电信号BW去噪算法

针对心电信号处理中基线漂移噪声难以消除的问题,提出一种基于小波域数字滤波的基线漂移去噪算法。采用提升小波分解心电信号,对最高层尺度系数做数字高通滤波处理,并重构得到去除基线漂移的信号。对MIT/BIH数据库中含噪原始心电数据进行仿真实验,结果表明,该算法在计算复杂度和性能方面能取得比传统算法更好的平衡,在10 dB的信噪比下,其均方误差仅为0.001 8。

USB接口的FPGA实现

USB接口已广泛应用于各类工业和消费电子产品中,研究USB接口电路具有实用价值。根据USB协议,基于USB芯片PDIUSBD12,对USB接口电路进行研究。采用硬件描述语言Verilog,对USB接口电路进行描述,电路在Xilinx FPGA芯片XC4VLX160上实现。综合结果表明,该USB接口占用1 061个Slice1、898个LUT,关键路径为8.349 ns。硬件平台测试结果表明,该接口电路性能稳定,可满足实际需要。

基于范德蒙矩阵的LDPC码构造

对准循环Q矩阵和完全循环差集进行了研究,在此基础上提出了一种LDPC码码族的代数构造方法。采用准循环Q阵为子矩阵,母矩阵采用范德蒙矩阵。母矩阵首行子矩阵利用循环差集进行随机选择,最终生成校验矩阵H。由于码率、码长等参数可以自由选择,从而使设计的码族具有很好的兼容性。通过Matlab和C联合仿真表明,该方法生成的LDPC码编码相对简单,复杂度基本与码长呈线性关系。AWGN信道下3 dB左右时,BER能够达到10-8数量级并且没有出现误码平台现象。

一种用于流水线ADC的可调节多相时钟产生电路

设计了一种应用于10位80 MS/s流水线A/D转换器的可调节多相时钟产生电路。该电路采用一种电流镜结构,通过调节可变电阻的阻值来实现对单位延迟时间的精确控制。芯片采用IBM 0.13μm CMOS工艺实现,电源电压为2.5 V。在各种条件下仿真所得的最大延迟时间偏差为4%,时钟电路功耗为0.68 mW。仿真结果表明,该时钟产生电路适用于高速流水线A/D转换器。

针对LDPC码的伸缩因子量化方案

通过分析节点的信息分布和量化饱和效应,提出一种基于伸缩因子的量化方案.该方案不但对校验节点和变量节点的信息进行伸缩,同时还对初始化阶段的信道信息进行伸缩处理.通过对节点的信息收缩,该方案可以使信息的整数部分表示更多的有效信息,同时也降低量化饱和的影响.该文采用(q,0)对节点进行量化,由于节点信息更新全部采用整数而不需要浮点操作,大大减少了硬件复杂性.同时,对(7493,3048)的LDPC码字仿真表明,该量化方案的性能与浮点性能仅相差0.1 dB.