高层次综合的SM4算法硬件实现与优化

高层次综合(HLS)工具在一些应用(如数字信号处理和神经网络)中逐渐流行,但其在加密应用上的可用性在很大程度上未被发掘。SM4算法具有安全性强、效率高和易于硬件实现等优势,对广泛使用的SM4算法的性能要求越来越高,被广泛应用于数据加密领域,而利用硬件高速特性实现SM4算法成为当前研究的热点。本文使用高层次综合工具(HLS)将C语言综合成为底层的硬件设计,并提出3种优化方案(循环展开、数组优化和流水线优化)对SM4算法硬件进行实现与优化。设计方案在Kintex-7芯片上进行仿真验证,最佳方案实现时钟频率最高达到223 MHz,吞吐量达到32.10 Gb/s,性能较传统设计方式提升了5倍。