基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能。系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储。这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度。系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能。

基于Verilog计算精度可调的整数除法器的设计

传统整数除法算法采用多次相减的方法来实现运算,相减的过程耗费了大量时钟脉冲,而且对运算结果的最后一位没有进行处理。针对传统的整数除法器,提出一种基于Verilog计算精度可调的整数除法器的设计方法,运用移位、循环减法和四舍五入的方法对数据进行处理,提高了处理速度和精确度。用Cadence公司的NC-Verilog仿真器对所设计的除法器进行仿真验证,结果显示该除法器达到了预期功能。

一种车间物料配送路径问题的优化模型及算法

针对车间物料配送路径的优化问题,通过对比分析物料配送现场实际与一般车辆路径问题的不同点,建立基于车间物流通道节点的数学优化模型。考虑到模型特点,提出一种新型的单亲遗传算法用于求解模型。为了简化遗传操作和提高效率,在算法中设计适合问题的直观的编码方式和基因算子。最后通过实例仿真实验,其结果验证了模型的可行性和算法的有效性。

一种低功耗异步FIFO存储器的设计

针对传统异步FIFO功耗较高的缺点,设计一种低功耗异步FIFO存储器。通过采用对异步读写指针的前两个状态位直接比较的方法,减少格雷码向二进制转换的电路,并增加门控时钟电路,从而大大降低了存储器的动态功耗。通过软件QuartusⅡ7.2对其进行功耗估算,功耗降低了8%。用ModelSim SE 6.1b进行仿真,验证了设计功能的正确性。

信息化教学背景下的教学设计重构——以发动机总成拆装教学为例

信息化教学对职业教育产生了重要影响,较多职业院校教师也正在用信息化的教学方式进行教学实践,但是有的信息化教学并没有收到预期效果,其中一个重要原因在于信息化教学设计思路不清晰,结构不完善。建议信息化教学从全面的教学分析准备、完善的教学策略设计、扎实的教学环节实施、详细的教学反思提升四个方面进行设计。