基于FPGA的高速Fast-SSC译码器测试系统

为了满足Polar码高性能测试时大数据量的要求,设计了一种针对Fast-SSC译码器的FPGA硬件测试平台,包含信源、信道编码器、调制器、信道、解调器、译码器和统计模块,采用Verilog在Altera Stratix V 5SGXEA7N2F45C2上实现,并采用PCIe接口与上位机进行通信。该平台对码长1 024、码率1/2的Polar码进行测试,结果表明测试频率为300 MHz、测试数据为1.4×1010位时,译码耗时仅为19.18 s。

社区矫正对象获减刑

近日，江苏省无锡市中级人民法院在锡山区进行公开听证审理，社区矫正对象顾某某被依法减刑5个月。顾某某的获准减刑，成为无锡市社区矫正对象成功转化、提前回归社会的第一例。