驾驶人视觉分心时转向操作和车道偏离特性研究

为研究视觉分心对驾驶人转向操作和车道偏离的影响,基于实车道路试验数据,采用统计方法分析视觉分心时驾驶人的分心时长、转向操作和车道偏离的变化特点。选取偏离距离均值、偏离距离方差和偏离幅度3个指标来表征车辆横向偏离程度,对比分析视觉分心过程中及其前后1 s时的车道偏离特点。结果表明：视觉分心时长集中在0.5~3.5 s,比例为87.16%;随着视觉分心时长的增加,驾驶人对方向盘的操作趋势减少;车道偏离发生在分心起始时刻的前或后约0.5 s,以一直偏向同一方向为主,比例为84.49%;车道偏离较视觉分心前后1 s更严重,且偏离程度随着分心时长的增加而增加。

融合分心维度的驾驶行为可靠性研究

分心驾驶容易影响驾驶行为,进而导致交通事故的问题。用理论建模方法,研究分心对驾驶行为及其可靠性的影响。介绍分心驾驶的定义和维度。基于驾驶行为理论,建立融合分心维度的驾驶行为模型,分析不同分心维度对驾驶行为的影响机理。基于可靠性理论,建立融合分心维度的驾驶行为可靠性模型,分析不同分心维度对驾驶行为可靠性的影响。结果表明:不同维度分心对驾驶行为的影响具有各自特点和交互性;减少影响系数高的分心维度,有助于提高驾驶行为可靠性;多维度分心比单维度分心会更大程度地降低驾驶行为可靠度,应减少或避免复合分心。

300门CMOS／SIMOX门阵列容错ASIC电路的研制

本文简要地介绍了３μｍＣＭＯＳ／ＳＩＭＯＸ门阵列的设计和制作技术。利用３００门门阵列母片成功地实现了容错计算机系统专用总线输出选择逻辑电路ＳＥＬ。其性能达到了用户要求，平均单级门延迟时间为２．６ｎｓ，输出驱动电流为２．４ｍＡ。

SOI技术的发展及其在航天技术领域的应用

本文简要地综述了多种技术途径制备ＳＯＩ材料的发展现状，并着重讨论了ＳＭＯＸ／ＳＯＩ的潜在优点、发展趋势及其在宇航微电子技术发展中的应用前景．

基于三维不规则点云的地面分割算法

为解决智能车辆环境感知模块在地面分割过程中存在的分割不足和过度分割问题,提出了一种基于三维不规则点云的地面分割算法。首先,采用多标签的马尔科夫随机场理论构建极坐标系网格地图,根据网格单元的不同点云分布类型建立多种测量代价函数模型;然后,整合局部平滑性和斜坡假设,建立平滑性代价函数模型,保证网格间地面高度的不连续性;最后,利用环状置信传播算法进行多次消息传递,迭代估计每个网格单元内最大信任的地面高度值,实现地面点与非地面点的分割。通过对简单粗糙路面场景和复杂斜坡场景中采集的不规则点云数据集进行实验分析,验证了本文算法在不同环境下分割地面点与非地面点的准确性和鲁棒性。

驾驶人分心时长对车道偏离影响的实车试验

为了明确分心过程中的车道偏离规律,从而降低分心驾驶时因车道偏离引发的碰撞事故,在实际道路中进行行车试验,对参试的12名驾驶人共记录了398次分心过程的车辆运动状态数据。选取车道偏离的均值、方差和偏离幅度来表征车道偏离的程度,分别对该3项统计指标与分心时长进行相关性检验和拟合分析,并按时长分组对比分析分心驾驶与正常驾驶时的该3项指标,得到了车道偏离随驾驶分心时长的变化关系。结果表明:驾驶分心过程中的车道偏离高于正常驾驶;车道偏离随着驾驶分心时长的增加而增大,并且增大速度越来越快;当分心时长超过3.0s时,车辆的车道偏离量在短时间内迅速增大。

基于模糊着色Petri网的车辆运动轨迹预测

车辆运动轨迹的准确预测可以对潜在交通冲突进行实时有效预测,并为解决交通冲突提供最佳策略。以真车实验数据为基础,分析车辆运动轨迹的影响因素,建立车辆运动轨迹方程,根据坐标变换以及各个方程变量参数之间的转换关系,将车速纵向和横向加速度、车身侧倾角以及俯仰角速度作为模型输入,构建论域以及隶属度函数。此外,根据车辆不可能在较短时间内状态发生急剧变化建立相应的模糊规则,建立模糊着色Petri网模型,对车辆运动轨迹进行预测。以真实路车实验数据对模型进行训练与测试,测试结果表明该Petri网模型能够对短时长内的车辆运动轨迹进行有效预测。

重载车爬坡下的公路临界坡长确定

山区公路纵坡坡度和坡长组合设置存在不合理,导致重载车辆爬坡速度下降过快,而诱发长大纵坡路段交通事故。在分析车辆爬坡过程中的受力情况及运行特征的基础上,以某重载汽车为例使用仿真软件建立动力学模型。在约束最大爬坡性能的前提下,对满载时重载车辆爬坡特性及车速衰减规律进行仿真。在车辆功率重量比一定的前提下,设计不同坡度下的重载车爬坡及不同入坡车速的重载车爬坡2种工况,研究车辆爬坡过程中速度衰减规律及入坡车速和纵坡坡度对爬坡稳定车速的影响。车速衰减曲线表明,入坡车速对爬坡稳定车速没有影响,但其与稳定坡长成正比。对于爬坡性能差的重载车辆,当入坡车速为80km/h时,临界坡长小于400m;当入坡车速为60km/h时,临界坡长小于300m,均低于《公路工程技术标准》的相关规定。因此,爬坡过程中当车速衰减超过20km/h时,需设置爬坡车道。最后,结合仿真中合理坡度和坡长的组合,提出具体的爬坡车道设置方法。

短沟道薄硅膜CMOS/SIMOX电路的研究

通过大剂量氧离子注入(150key,2×10^(18)O^+/cm^2)及高温退火(1100℃,8h)便可形成质量较好的SIMOX结构。本文报道了制备在硅膜厚度为160nm的SIMOX结构上的短沟道CMOS/SIMOX电路特性。实验结果表明:薄硅膜器件有抑制短沟道效应(如阈值电压下降)、改善电路的速度性能等优点,因而薄硅膜SIMOX技术更适合亚微米CMOS IC的发展。

基于模糊聚类分析的车道变换阶段划分

车道变换过程的精确划分对车辆智能控制研究具有重要影响,细化车道变换的各个阶段能够为换道决策提供可靠理论支撑。针对车道变换的不同阶段以及车辆各个特征参数变化规律存在的差异性,基于实车试验,提出利用模糊聚类分析对车道变换过程进行划分。在分析各个换道指标的基础上,确定方向盘转角和车辆横摆角速度作为换道表征指标,考虑到方向盘转角和车辆横摆角速度的在性态和类属方面存在着中介性,具有亦此亦彼的特性,因此,选用聚类分析中的软划分对实车换道过程进行在线划分。该分类方法表现出良好的可分性。

薄膜亚微米CMOS／SOS工艺的开发及其器件的研制

本文较为详细地介绍了薄膜亚微米ＣＭＯＳ／ＳＯＳ工艺技术的开发过程，薄膜亚微米ＣＭＯＳ／ＳＯＳ工艺主要包括双固相外延、双层胶光刻形成亚微米细线条硅栅、Ｈ２－Ｏ２合成氧化薄栅氧化层以及快速退火等新的工艺技术，利用这套工艺成功地研制出了高性能薄膜亚微米（实际沟道长度为０．５８μｍ）ＣＭＯＳ／ＳＯＳ器件和门延迟时间仅为１７７ｐｓ的１９级ＣＭＯＳ／ＳＯＳ环形振荡器。与厚膜器件相比，薄膜全耗尽器件和电路的性能得到了明显的提高。

抑制SOS MOSFET漏电措施的研究

经过大量的实验研究,我们从材料制备、版图设计及工艺过程等方面总结摸索出了一套能够有效抑制SOS器件漏电的措施,这主要包括双固相外延技术、环形栅技术、反应离子刻蚀形成硅岛工艺及背沟道注入工艺。采用这些措施之后,沟道长度为2μm的N沟和P沟环形栅晶体管的漏电分别为:2.5×10^(-12)A/μm 沟道宽度和1.5×10^(-12)A/μm沟道宽度。

薄膜全耗尽SOI器件的二维数值模拟软件

开发了适合于薄膜亚微米、深亚微米ＳＯＩＭＯＳＦＥＴ的二维数值模拟软件ＬＡＤＥＳ—ＩＶ—Ｚ．该模拟软件同时考虑了两种载流子的产生一复合作用，采用了独特的动态二步法求解油松方程和电子、空穴的电流连续性方程，从而大大提高了计算效率和收敛性．此模拟软件可用于分析沟道长度为０．１５～０．５μｍ、硅膜厚度为５０～４００ｎｍ的ＳＯＩ器件的工作机理及其端特性。模拟结果与实验结果比较，两者吻合较好，说明该模拟软件如实地反映了薄膜ＳＯＩ器件的真实工作情况。

短沟道CMOS／SIMOX器件与电路的制造

本文简要介绍短沟道ＣＭＯＳ／ＳＩＭＯＸ器件与电路的研制。在自制的ＳＩＭＯＸ材料上成功地制出了沟道长度为１．０μｍ的高性能全耗尽ＳＩＭＯＸ器件和１９级ＣＭＯＳ环形振荡器。Ｎ管和Ｐ管的泄漏电流均小于１×１０－１２Ａ／μｍ，在电源电压为５Ｖ时环振电路的门延迟时间为２８０ｐｓ。

深亚微米薄膜CMOS／SOI电路的集成器件线路模拟

开发了适用于薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的集成器件线路模拟软件，该模拟软件采用集成数值模型，将薄膜ＳＯＩ器件的数值模拟与电路模拟有机地结合在一起，实现了薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的精确数值模拟，利用这一软件较为详细地分析了硅层厚度为５０～４００ｎｍ、沟道长度为０．１５～１．０μｍ的ＣＭＯＳ／ＳＯＩ环形振荡器电路，使我们对深亚微米薄膜ＣＭＯＳ／ＳＯＩ环振的特性及工作机理有了较为清晰的认识，模拟结果与实验结果进行了对照，两者吻合得较好。

深亚微米薄膜SOI MOSFET的二维数值模拟

本文介绍了适合于薄膜亚微米、深亚微米ＳＯＩＭＯＳＦＥＴ的二维数值模拟软件。该模拟软件同时考虑了两种载流子的产生－复合作用，采用了独特的动态二步法求解泊松方程和电子、空穴的电流连续性方程，提高了计算效率和收敛性。利用此模拟软件较为详细地分析了薄膜ＳＯＩＭＯＳＦＥＴ不同于厚膜ＳＯＩＭＯＳＦＥＴ的工作机理及特性，发现薄膜ＳＯＩＭＯＳＦＥＴ的所有特性几乎都得到了改善。将模拟结果与实验结果进行了对比，两者吻合得较好。

反应离子刻蚀工艺用于抑制SOI器件边缘寄生效应的研究

本文较为详细地分析了SOI器件的边缘寄生效应,在这一基础上研究了能够较好地抑制此效应的反应离子刻蚀工艺。应用这种新工艺,已成功地研制出了漏电流仅为3pA的NMOS晶体管。

双固相外延技术及高性能1μmCMOS／SOS器件的研究

本文较为详细地介绍了能有效地改善ＳＯＳ材料结晶质量的双固相外延ＤＳＰＥ工艺，给出了优化的工艺条件．通过比较用ＤＳＰＥ及普通ＳＯＳ材料制作的ＣＭＯＳ／ＳＯＳ器件和电路的特性可以看出，采用ＤＳＰＥ工艺能显著改善ＳＯＳ材料的表面结晶质量，应用ＤＳＰＥ工艺在硅层厚度为３５０ｎｍ的ＳＯＳ材料上成功地研制出了沟道长度为１μｍ的高性能ＣＭＯＳ／ＳＯＳ器件和电路，其巾ＮＭＯＳＦＥＴ及ＰＭＯＳＦＥＴ的泄漏电流分别为２．５ｐＡ和１．５ｐＡ，１９级ＣＭＯＳ／ＳＯＳ环形振荡器的单级门延迟时间为３２０ｐｓ．

高速CMOS/SOI电路输入保护网络的优化设计

报道CMOS/SOI集成电路中输入保护网络的优化设计.从网络内部参数、总体设计的理论分析以及失效测试等方面讨论了各种因素对静电失效的影响,并在此基础上成功地研制了抗静电能力超过2000V、电路平均单级门延迟小于2.7ns的输入保护网络.

高速六位CMOS/SOS A/D转换器的研制

本文详细介绍了高速六位CMOS/SOS A/D 转换器LAD1606的设计、版图、工艺及电路特性;并分析和讨论了其电路中比较器、编码阵列(PLA)以及外围电路;最后给出了研制成功的LAD1606的测试参数。