固态电路会议综述

由IEEE固态电路委员会、IEEE旧金山分会等主办的1996年国际固态电路会议于1996年2月8日至10日在美国旧金山Marriot Hotel召开。会议主题是"芯片上的系统",所有提出的系统皆由单片芯片实现。出席会议的代表近3000人,会上发表论文156篇。内容包罗万象,包括闪速存储器,动态存储器,静态存储器,通信模拟电路,磁盘驱动电路,ATM/SONET(异步传输模式和同步光网络),高速和低功耗工艺技术,微处理器,数据通信,高速通信,无线系统,数据转换,∑/△转换器,传感器电路,二维阵列处理器和图象传感器,数字时钟及锁存,多媒体信号处理,模拟技术,低功耗及通信信号处理,电子图象电路以及光纤高温和封装工艺技术等。

一种高性能运算放大器的设计

应用0.35μm工艺,在10mw功耗下设计了一个放大倍数为124db、单位增益带宽为233MHz(负载为2pF)的全差分运算放大器,可以同时满足一定的高速、高精度指标。其中,高的直流电压增益通过两级的cascode结构提高运放的输出电阻得到,同时,采用两个全差分运算放大器替代传统的四个单端运算放大器作为增益自举结构,而增益自举运放的共模反馈利用单MOS管来实现。仿真表明,这种新型结构的全差分运算放大器在面积、功耗以及建立时间上都优于传统的运算放大器。

一种高电源抑制比CMOS能隙基准电压源

介绍了一个采用０．６μｍ数字ＣＭＯＳ工艺制作的能隙基准电压源电路，该电路具有小的硅片面积（０．０６ｍｍ２）、高电源抑制比和较低温度系数。在该电路应用于高精度电路的偏置系统时，还可增加改善输出偏置电流温度系数的电路。

适用于Flash Memory的负高压泵的实现

提出一种适用于单电源,低电压供电的FlashMemory的负高压电荷泵的实现方法。在分析传统电荷泵工作原理的基础上,结合Flash工作电压和参数要求,提出三阱工艺,无阈值损失的负高压电荷泵电路结构。最后在0.22!mFlash工艺下给出测试结果。

基于单片FPGA的可扩展DVI发送器

介绍了当前主流的DVI数字视频协议,特别分析了TMDS的链路结构、信号特性和编码算法。针对目前DVI设计中的不足,给出了一个符合DVI1.0规范的基于单片FPGA的可扩展视频发送器的实现方法,具备某些传统方案无法完成的特性。它充分利用FPGA领域的最新技术,给出了一种基于Xilinx SPARTAN-3A DDR I/O的输出并串转换技术实现方法,克服了FPGA的最高时钟频率限制,极大地提高了运算速度和减少了对系统硬件的需求。

一种高性能32位移位寄存器单元的设计

介绍了一种用于32位微处理器中执行单元的双总线(64位输入32位输出)移位寄存器单元的设计。讨论了矩阵移位器和树状移位器结构,提出了基于两者结合的Matrix-Tree 结构并给出了其硬件电路的实现。为了能实现X86指令集全部移位类指令,采用了指令预处理的技术,节省了指令周期,提高了CPU的效率。

多媒体SOC芯片的低功耗设计

从集成电路功耗原理出发,分析了CMOS电路功耗的来源,从集成电路设计的系统级、算法级、架构级、电路/门级以及工艺/器件级五个抽象层次出发,整理、总结了当前主要的低功耗设计方法,并在实际的移动多媒体处理应用SOC芯片设计中,平衡产品成本、设计复杂度、设计环境等多种因素,确定并应用了适合设计对象的低功耗设计方法的组合。通过对于样片功耗的测试分析,低功耗设计方法(组合)取得了预期的效果,实现了较低的动态功耗与很低的静态功耗。

ISO/IEC 18000-6(CD)研究综述

介绍了射频识别技术(RFID)在UHF频段的ISO/IEC 18000-6(CD)的标准草案及其主要内容、特点和发展前景,对标准中两种类型的技术作了分析和对比,并结合未来的发展趋势指出了现有标准中有待改进的方面。

一种超高频电子标签电路及应用

提出一种UHF频段的电子标签电路,内容包括芯片的结构,指令集,防冲突协议、存储器等,还给出一个典型应用方案。

新型铁电不挥发性逻辑电路的分析和实现

提出了一种利用与 CMOS工艺相容的铁电薄膜来实现使一般逻辑电路成为非挥发性的新技术 .通过电路模拟及对锁存器和触发器实验电路进行测试 。

一种有效降低测试时间的SOC扫描测试设计方法

随着集成电路规模的迅速增大,巨大的测试向量带来的测试成本压力已成为芯片产品成本考虑中一个不可忽略、甚至非常关键的要素。针对目前大规模SOC芯片测试成本高的问题,提出了一种通过测试扫描链复用来减少测试时间的方法。试验数据表明,该方法在降低测试时间的同时,保持了较高的测试覆盖率,是一种较有价值的降低SOC芯片测试成本的方法。

一种新型CISC微处理器指令译码设计方法

文章在介绍Gray码和独热编码设计CISC微处理器指令译码单元的基础上,提出了一种全新的指令译码状态机设计方案——状态分拆方法,该方法可提高指令译码状态转换速度。对几种设计方法进行了横向比较。

一种用于红外接收前端的二阶带通滤波器

提出了一种易于集成的ω0 / Q正交调节二阶带通滤波器 (BPF)。详细分析了实现正交调节的原理、灵敏度等。采用上海贝岭 4μm双极工艺 ,实现了一个ω0 =2πf0 =2π× 40 k Hz的二阶带通滤波器电路。通过调节外围电阻 ,可方便地实现 f0 从 2 5 k Hz～ 70 k Hz的调整。该电路还可以用全 CMOS工艺来实现。该滤波器可广泛应用于红外抄表系统的接收前端。

改进型抗单粒子效应D触发器

在对抗单粒子效应技术研究的基础上,构造了一种改进型的抗单粒子翻转和单粒子瞬变的主从型边沿D触发器。该D触发器在不影响设计流程的情况下能使得整个芯片都具有抗单粒子效应,并有效改善了以往由于引入抗辐射设计而导致芯片面积大幅度提高的问题。

蓝牙芯片发送通道的OTA-C连续时间型模拟滤波器设计

文章通过对低通滤波器的设计,主要讨论分析了跨导放大器—电容(OTA-C)连续时间型滤波器的结构、性能、设计和具体的实现方法,并利用Cadence软件进行了仿真验证。仿真结果说明OTA-C滤波器是一种便于设计实现、适合处理高频模拟信号并可实现完全集成的滤波,在模拟信号处理方面拥有可观的发展前景和潜力。针对滤波结构中跨导放大器(OTA)线性度不高的情况,通过改变结构,增加了线性调整对管提高了线性度,并通过仿真结果证明了其性能改善的情况。

基于RISC的16位嵌入式CPU的设计

介绍了一个嵌入式RISC型CPU。该CPU采用哈佛结构、4级指令流水线、20位指令字长和16位数据字长,并设置了用于片内外部寄存器的高速接口。设计中采用Bypass技术解决了数据相关问题,开发了高效的结构化编程语言和相应的编译器。

全兼容IEEE1149.1的MIPS CPU CORE可测性设计

提出了一种采用软硬件协同工作的方式来实现MIPSCPUCORE的可测性设计(DFT)方案。硬件全兼容IEEE1149.1(JTAG)标准,支持单步、断点(6个),内部关键寄存器的查看,并具有可扩充性;软件采用GUI编程开发,达到可视化DEBUG。本设计对于减少CPU开发的测试成本,提高开发效率,以及CPU测试DFT策略的经验积累,都有着一定的意义。

一种高性能Folded-Cascode运算放大器的设计

介绍了一种高性能Folded-Cascode运放的电路结构,它具有先进的偏置电源结构以调节输出动态幅度、动态开关电容反馈电路用于控制运放输出端的稳定性、合理地关断电路以降低电路非工作时的功耗等特点。运用HSPICE对电路进行了模拟,并给出了结果。

一种适用于通用CPU的高命中率、低功耗TLB

为了提高 CPU的速度和更有效的管理物理内存 ,一般都采用转换查找缓冲器 (TLB)将虚拟地址转换为物理地址。文中介绍一种适用于 3 2位通用 CPU的 TLB结构。这种 TLB采用组相联映射、两种页粒度结构 ,采用静态存储结构作为其基本存储单元 ,同时应用了静态存储单元的低功耗设计来降低 TLB的功耗。

与或结构算术逻辑单元的优化设计

对传统与或结构的 ALU进行分析并改进 ,并提出一种新结构的 ALU。它具有两级流水线结构 ,可以执行 2 0条指令 ,具有更为有效的 P和 G的函数发生器 ,并且减少了控制端的数目 ,以降低译码电路的规模 ,有利于控制整个系统的面积和功耗。