面向晶圆图缺陷模式识别的机器学习方法综述

晶圆缺陷是指在晶圆制造过程中,因氧化温度不均、蚀刻问题等异常造成的晶粒功能异常。随着芯片产业的发展,制造工艺向更先进制程迈进,所实现的集成电路的规模和复杂度也日益增加。这使得晶圆的制造工艺更加复杂,晶圆缺陷出现的概率和种类也随之增加。为了提高生产良率,改善工艺制程,识别出缺陷模式并找出对应的工艺问题至关重要。传统的缺陷识别主要依赖于人工设计的特征提取方法,需要有专业的知识及复杂的调试过程。近年来,基于机器学习的识别方法在识别晶圆模式缺陷上取得了一定进展,不少方法识别单一缺陷的精度达到95%以上,也拥有精确识别混合缺陷的能力。然而,带标记晶圆图数据缺乏、样本数据不平衡、新缺陷模式的出现都是其发展路上的挑战。本文总结了几十年来基于机器学习的晶圆图缺陷模式识别方法,从浅层学习和深度学习两个方面介绍了前人的工作。同时针对晶圆识别问题中严重的样本数据不平衡问题,本文重点总结了现有用于解决晶圆图样本数据不平衡问题的方法。根据当前晶圆图缺陷模式识别的产业需求和现状分析,更稳定、更精确的基于半监督或自监督深度学习的识别方法以及获取更高质量数据集的数据增强方法必将成为未来发展主流。

先导光刻中的光学邻近效应修正

按照逻辑器件发展的节点顺序,依次论述了各种光学邻近效应修正技术:基于经验的光学邻近效应修正、基于模型的光学邻近效应修正、曝光辅助图形、光源和掩模版的优化、反演光刻技术以及两次曝光技术等。概括了各种技术出现的逻辑技术节点、数据处理流程、修正的表现形式和效果、优势和发展前景等。最后就先导光刻工艺的研发模式(先建立光学和光刻胶模型,再进行"计算光刻"),论证了光刻工艺的研发必须和光学邻近效应修正的数据流程实现互动的观点,即任何光刻工艺参数的变动都会影响到"计算光刻"模型的准确性,需要重新进行修正,以避免原计算可能导致的失败。因此,光学邻近效应修正是先导光刻工艺研发的核心。

针对分布式系统的快速能耗估计方法及应用

本文针对包含可变电压处理单元的实时分布式系统提出了快速能耗估计算法FAEE,并在此基础上改进了低能耗分配方法.和现有方法相比可获得几乎相同优化结果,而CPU时间降低了约2个数量级.

一种使用遗传算法在高层次综合中完成互连优化的方法

提出一种使用遗传算法在高层次综合中完成互连优化的方法 .相比同类的研究 ,该方法的主要优势在于提出一种新颖的编码方法 ,并设计了相应的遗传算子 ,避免了在计算过程中不可行解的产生 .

深亚微米功耗优化的简化模型

结合DVS和ABB技术,同时调整工作电压Vdd和衬底偏置电压 Vbs的方法能有效降低深亚微米功耗.在解析方法的基础上提出了已知频率下功耗优化的Vdd,Vbs简化模型.模型中任意频率下对应的优化 Vdd,Vbs值中之一为常数,避免了解析方法中的超越方程求解.文章进一步对不同电容时简化模型中的参数提出了近似估计方法SEM.0 18μm和0 07μm工艺参数下模拟试验表明,采用简化模型以及 SEM估计方法得到的优化功耗值与解析方法得到的结果十分接近,最大误差为2%和5%,平均误差为0 8%和1%.模拟实验表明本文的模型及方法在保证优化精度的基础上减小了计算复杂度,适用于深亚微米下的功耗优化及评估.

用于FET的PECVD SiN_x掺杂MoS_2的有效性与可控性

通过化学气相沉积(CVD)工艺成功生长出少层MoS_2薄膜,用Raman光谱仪对材料进行表征,验证了三层MoS_2材料的存在。基于CVD生长出的三层MoS_2薄膜材料完成了背栅场效应晶体管(FET)的制作工艺研发。对MoS_2FET器件进行了电学特性表征,研制的MoS_2FET器件的开关比可达到1.45×10~6,器件的电子载流子场效应迁移率约为1 cm^2·V^(-1)·s^(-1)。对等离子增强化学气相沉积(PECVD)氮化硅(SiN_x)工艺掺杂MoS_2材料进行了研究,掺杂后器件的驱动电流提高了3倍多,验证了SiN_x掺杂MoS_2材料的有效性。通过控制PECVD SiN_x时间工艺参数对SiN_x薄膜厚度与掺杂浓度的关系进行了研究,随着SiN_x薄膜厚度增加器件的驱动电流逐渐增强,验证了SiN_x掺杂MoS_2材料的可控性。最后,对PECVD SiN_x工艺掺杂MoS_2材料的机理进行了讨论。

基于CVD单层MoS_2 FET的光电探测器

通过化学气相沉积(CVD)工艺在SiO_2/Si衬底生长出MoS_2材料,对材料进行喇曼光谱表征,验证了单层MoS_2的存在;基于CVD生长的单层MoS_2完成了晶圆级背栅场效应晶体管(FET)光电探测器的工艺研发;对MoS_2 FET器件进行了电学特性表征,开关比可达到105数量级,场效应迁移率约为1 cm2·V-1·s-1,栅极漏电流为10-10 A数量级;对MoS2FET器件的光电特性进行了表征,该光电探测器具有普通光电导探测器的基本光电特性,其光电流随光照强度的增强以及源漏电压的增加而增加,同时由于栅极的调制提高了光电探测器的灵活性。通过控制栅极电压能够控制MoS2FET光电探测器的暗电流大小,实现对探测器η参数的有效调制。最后通过器件能带图对MoS_2 FET光电探测器的光电特性进行了阐释,为其走向实际应用奠定了理论基础。

石墨烯掺杂研究进展

石墨烯被认为是在后摩尔时代可能取代硅成为构筑集成电路的主要材料,近年来成为研究热点。然而要使石墨烯在电路中得到实际应用,其稳定、可控的掺杂至关重要。按照不同掺杂机理梳理了近年来关于掺杂石墨烯的研究,分析了表面转移掺杂和替位掺杂两种主流掺杂方法的掺杂机制,比较了不同掺杂方法的优势与劣势,并提出了潜在的应用方向。由于简单表面转移掺杂和替位掺杂方法都使石墨烯掺杂后裸露在外界环境中,很容易受外界吸附物的影响,造成掺杂效果的退化,因此介绍了氮化硅钝化层和金属接触在石墨烯掺杂方面的独特优势,并且认为掺杂后隔绝石墨烯与外界环境是掺杂稳定存在的必要前提。最后,展望了掺杂石墨烯在未来电子器件中的应用。

基于机器学习的光刻坏点检测研究进展

基于机器学习的坏点检测技术已经成为光刻坏点检测的重要研究方向,在新技术节点开发与物理设计验证中具有重要意义。按照基于机器学习的光刻坏点检测技术的流程,依次介绍了特征提取、机器学习模型建模和待测样本提取等步骤中面临的问题,综述了近年研究中针对以上问题提出的关键技术及其优劣。对基于机器学习的坏点检测技术的发展方向和面临的挑战进行了展望。目前,完全基于机器学习技术的坏点检测技术中数据生成成本巨大,精度尚不满足集成电路行业应用的要求,因此与光刻仿真模型、图形匹配等传统方法的结合是基于机器学习的坏点检测技术最容易应用于实际生产的技术途径。

基于用户的IP核评测方法

在SoC设计中,IP的使用可以缩短设计周期、降低设计风险,已经成为SoC设计不可缺少的部分.IP共性技术,包括IP保护、IP评测是IP核使用中面临的重要问题.针对以上两个问题提出了综合的解决方案,提出了在IP打包过程中对IP进行评测的方法,搭建了兼容主流EDA工具的IP打包评测平台,并在此平台上完成了一款8051核的打包评测.

一种离线光学邻近效应匹配方法的研究和仿真

目前小技术节点的光学邻近效应校正(OPC)过分依赖光刻机与光刻工艺的属性,量产时难以在不同型号光刻机间转移,而国内芯片制造厂光刻机种类繁杂,不可避免地需要解决工艺转移的问题。针对上述问题,以不同光刻机间的光学邻近效应匹配为研究对象,阐述了匹配的原理及流程,提出了一种利用常用的OPC建模工具实现离线匹配的方法,模拟分析了该方法对成像误差的补偿效果,揭示了不同性质的误差对成像性能的影响规律,验证了该方法的正确性,为不同光刻机间的工艺转移提供了新的思路。

微纳机电开关研究现状

微纳机电开关是指特征尺寸在微米或纳米量级内的机械开关,是一个新兴的技术领域,具有体积小、速度快、零泄漏等优势,成为近年来的研究热点。首先介绍了微纳机电开关在射频器件和逻辑电路中的应用,并概述了其分类方式及各自特点。同时系统综述了微纳机电开关的研究现状,包括在尺寸、阈值电压、稳定性、材料等方面取得的突破。最后,论述了微纳机电开关的发展趋势,阐述了其面临的问题和发展障碍,如微纳尺寸下的表面粘附效应、现有工艺技术的实现等。

石墨烯/金属接触研究进展

石墨烯/金属接触是石墨烯应用在集成电路领域的一个重要问题,按照其接触方式的不同,介绍了近年来关于石墨烯/金属接触的研究,主要分析了面接触与边缘接触的接触机理以及不同接触方式的器件结构,比较了各种接触方式的优劣。由于金属与石墨烯的电流主要通过边缘传输,通过在石墨烯与金属的接触界面引入边缘接触,增加了电流流经的路径,从而减小石墨烯与金属的接触电阻率。最后总结出边缘接触是最可能优化其接触电阻率的技术方案,并展望了石墨烯/金属接触的研究前景。

基于功能分类的第三方IP质量评测

分析目前几大IP质量评测标准特点,指出当前用于转让和交互的IP评测标准,着重于共同特征,缺乏个性特征,特别是针对功能特征的描述。基于功能分类,提出面向IP设计流程和IP功能目录的第三方质量评测方法。将IP功能特征引入质量空间,新的IP质量评测标准更客观、可行。作为方法示例,介绍运算处理类软IP核的质量评测过程。

VLSI详细布线算法研究进展

超大规模集成电路(VLSI)中的详细布线是物理设计中一个重要且具有挑战性的环节.在这一阶段,所有导线的路径都会被确定下来,布线的优劣直接关系到芯片的面积和性能,路径搜索是布线中最为耗时的步骤之一.本文介绍了基于网格的布线模型,将布线问题抽象为一个图搜索问题或者多商品流问题;总结了迷宫搜索算法、A*算法、整数线性规划(ILP)算法和并行加速算法在路径搜索中的应用和针对设计约束作出的优化,结合在布线器中应用情况分析其优劣;总结回顾了基于机器学习求解算法的研究进展,分析了存在的问题,并对详细布线算法的发展趋势做了展望.分析表明,A*算法在布线质量、稳定性和速度等方面的综合性能较其他算法更为优异,其难点在于设计合理的布线排序策略和图模型.强化学习具有巨大的研究潜力,目前的研究仅在规模较小的设计中测试,仍需要进一步改进和探索.

化学外延方式的嵌段共聚物定向自组装

定向自组装(DSA)是一种新型的光刻分辨率增强技术,为了探究制约DSA应用于大规模集成电路制造的因素,采用仿真手段评估了DSA工艺条件以及不同版图设计对DSA的影响。基于Cahn-Hilliard方程,模拟了不同"吸附"强度及退火时间下的线条图形光刻轮廓,分析了上述工艺条件对光刻结果的影响,发现增加退火时间、增强衬底的"吸附"强度可以有效减小电路制造缺陷。基于7 nm设计规则,改变引导图形周期,得到线条图形线宽粗糙度(LWR)以及通孔图形的光刻轮廓图,分析了引导图形周期和LWR及轮廓图质量的关系,得出当引导图形周期为2倍共聚物自然周期(2L0)时,可以得到更好的光刻图形质量,并通过2L0周期扰动实验进一步验证了该结论。

针对更精确电迁移预测应用的热耦合模型建模

基于先进逻辑CMOS工艺平台,构建了集成电路热耦合模型,为后端金属线电迁移预测提供更精确的温度变化和分布信息。在建模过程中,为了提高建模和仿真效率,对金属线网络和晶体管有源区进行简化,并用热传输比率对热耦合进行表征。考虑到晶体管参数、金属线走向、金属线之间相对位置对热传输比率的影响,模型中引入相关因子对热传输比率做进一步修正。最后,将该热传输模型嵌入到商用仿真软件中。结果表明,热传输比率(即温度)的仿真值与基于工艺平台流片的实测值吻合良好,验证了模型的准确性。

先进工艺下的版图邻近效应研究进展

在28 nm及以下工艺节点,版图邻近效应已经成为一个重要问题。文章概述了版图邻近效应的研究及应用进展,介绍了Poly-gate、High-k/Metal-gate、FinFET等不同工艺下的6种版图邻近效应二级效应,包括阱邻近效应、扩散区长度效应、栅极间距效应、有源区间距效应、NFET/PFET栅极边界邻近效应和栅极线末端效应。在此基础上,详细论述了这些二级效应的工艺背景、物理机理以及对器件电学性能的影响,归纳了目前常见的工艺改进方法。最后,从工艺角度展望了深纳米工艺尺寸下版图邻近效应的发展趋势。

NC-FinFET器件的仿真研究

通过结合BSIMCMG模型与负电容(NC)模型,构建了NC-FinFET模型。基于所建立的NC-FinFET模型,推导分析了其等效电容模型。利用Hspice对NC-FinFET的器件特性进行了系统仿真与分析。结果表明,与FinFET相比,NC-FinFET在电学特性上有更加明显的优势,亚阈值摆幅更低。此外,分析了铁电材料的厚度对亚阈值摆幅及栅压放大倍数的影响,以及衬偏电压对NC-FinFET性能的影响,为在NC-FinFET中降低功耗和抑制寄生效应提供了理论依据和解决思路。

一种新型双重图形技术拆分方法

基于奇数周期理论,提出一种新型快速高效率的双重图形技术(DPT)拆分方法。对于图形拆分过程中遇到的剩余违规冲突问题,分析其存在的原因,阐述了已知解决途径;基于奇数周期理论,详细阐述了新型图形拆分方法的实现步骤,该方法主要适用于未在设计阶段考虑兼容DPT的设计版图,能够对版图顺利完成包含更改设计和引入切割的图形拆分过程;采用新方法拆分实际版图,进一步证明了该方法能够同时减少剩余冲突和引入切割数目;采用EDA工具模拟了拆分之后进行光源掩膜优化(SMO)和光学临近效应修正(OPC)的光刻分辨率增强流程,验证了DPT能够提高分辨率、增大光刻工艺窗口。