提出了一种适用于超短距离(Very Short Reach,VSR)信道、面向112 Gb/s PAM4(Pulse Amplitude Modulation 4)接收机的自适应均衡设计方案。在该方案中,接收机前端利用3个连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)对信...提出了一种适用于超短距离(Very Short Reach,VSR)信道、面向112 Gb/s PAM4(Pulse Amplitude Modulation 4)接收机的自适应均衡设计方案。在该方案中,接收机前端利用3个连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)对信号分别在高频、中频和低频进行补偿,可变增益放大器(Variable Gain Amplifier,VGA)和饱和放大器(Saturation Amplifier,SatAmp)则用于对信号幅值的缩放。除了3个数据采样器外,引入4个辅助采样器用于进一步改善阈值自适应算法性能。同时,采用符号最小均方算法,利用接收端数据采样器和辅助采样器之间的偏移推动辅助参考电压收敛到信号星座电平,从而确保PAM4接收信号的眼图在垂直方向上3个眼睛具有相等的间隔和恒定的信噪比(Signal-to-Noise Ratio,SNR)。仿真结果表明,所提出的112 Gb/s PAM4接收机能够在损耗为15 dB的信道上实现小于10~(-12)的误码率,并且具有良好的眼图性能,其最差眼高为75 mV,眼宽为0.34 UI(Unit Interval),与传统方案相比具有显著的性能提升。展开更多
针对系统级封装技术(SIP,system in package)详细分析了穿透性硅通孔(TSV,through silicon via)的半径、高度和绝缘层厚度等物理结构对于三维系统级封装传输性能的影响,提出了TSV吉赫兹带宽等效电路模型,并提取出其电阻、电容、电感等...针对系统级封装技术(SIP,system in package)详细分析了穿透性硅通孔(TSV,through silicon via)的半径、高度和绝缘层厚度等物理结构对于三维系统级封装传输性能的影响,提出了TSV吉赫兹带宽等效电路模型,并提取出其电阻、电容、电感等无源元件值,对于所提出的电路模型进行了时域分析,仿真给出了眼图。展开更多
文摘提出了一种2.5维(2.5D)系统封装高速输入/输出(I/O)全链路的信号/电源完整性(Signal integrity/power integrity,SI/PI)协同仿真方法。首先通过电磁全波仿真分析SiP内部“芯片I/O引脚-有源转接板-印刷电路板(即封装基板)-封装体I/O引脚”这一主要高速信号链路及相应的转接板/印刷电路板电源分配网络(Power distribution network,PDN)的结构特征和电学特性,在此基础上分别搭建对应有源转接板和印刷电路板两种组装层级的“信号链路+PDN”模型,并分别进行SI/PI协同仿真,提取出反映信号链路/PDN耦合特性的模块化集总电路模型,从而在电路仿真器中以级联模型实现快速的SI/PI协同仿真。与全链路的全波仿真结果的对比表明,模块化后的协同仿真有很好的可信度,而且仿真时间与资源开销大幅缩减,效率明显提升。同时总结了去耦电容的大小与布局密度对PDN电源完整性的影响及对信号完整性的潜在影响,提出了去耦电容布局优化的建议。
文摘针对系统级封装技术(SIP,system in package)详细分析了穿透性硅通孔(TSV,through silicon via)的半径、高度和绝缘层厚度等物理结构对于三维系统级封装传输性能的影响,提出了TSV吉赫兹带宽等效电路模型,并提取出其电阻、电容、电感等无源元件值,对于所提出的电路模型进行了时域分析,仿真给出了眼图。