一种可用于自容式水听器的信号采集电路设计

针对自容式水听器低功耗、低噪声等需求,设计了一种自容式的水声信号采集电路。在模拟电路部分,为了提高信噪比、降低功耗,使用了二端口噪声分析和全差分设计,并将模拟电路的工作电压降至3 V;为了削减1/f噪声和高频无关噪声,组合使用了贝塞尔滤波器和切比雪夫滤波器。在数字电路部分,使用ZYNQ可拓展处理平台代替传统的微控制器(Micro Control Unit,MCU)与现场可编程门阵列(Field Programmable Gate Array,FPGA),并根据工作频带通过配置锁相环(Phase Locked Loop,PLL)锁相环的工作频率调节采样频率,使用双先入先出队列(First In First Out,FIFO)块向外置记忆卡(Trans Flash,TF)卡写入数据,使数字信号以较高速率传输并存储。经过仿真和测试,模拟电路在60 Hz~58 kHz之间的增益达到52 dB。实测结果显示,模拟电路部分的功耗为95 mW,数字电路部分的功耗为1.9 W;在模数转换(Analog/Digital,A/D)芯片采样率达到128 kHz时,电路自噪声频谱略高于−110 dB,总噪声均方根为961μV。该采集系统配合大容量的TF卡,可以满足自容式水听器长时间连续采集声信号的需求。