-
题名全定制单元时序模型的建立
- 1
-
-
作者
罗松晖
杜明
蔡敏
-
机构
华南理工大学物理科学与技术学院
-
出处
《中国集成电路》
2007年第6期32-36,18,共6页
-
文摘
随着集成电路规模的不断增大,工艺尺寸的不断缩小,各种短沟效应及互连效应对电路性能的影响日益加重,时序收敛成为设计者面临的最棘手问题之一。时序验证是对电路的时序特性进行分析,检查设计能否满足性能要求,它在验证工作中占有非常重要的地位,是辅助设计人员寻找电路性能瓶颈的最主要手段。针对静态时序分析(STA)的应用,本文提出了为全定制单元建立时序模型的方法。这个方法考虑了信号渡越时间和输出负载的影响,经实验证明这个方法是可行的。
-
关键词
静态时序分析
时序模型
全定制
-
Keywords
STA
Timing Model
Full-custom
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-