一种低功耗2.4GHz低噪声放大器设计

设计了一个低功耗2.4 GHz低噪声放大器,并详细阐述了电路的噪声匹配理论。该低噪声放大器采用经典的共源共栅结构,为了同时满足共轭匹配与噪声匹配,在输入管的栅源间增加了一个电容Cex。电路设计采用SMIC 65 nm CMOS工艺,并用Cadence进行仿真。仿真结果表明:电路在1.2 V电源电压下的功耗小于7 mW,噪声系数小于0.7 dB,增益大于21dB。电路在所需频率范围内满足绝对稳定条件,芯片版图面积为0.57 mm×0.65 mm。