基于Booth算法的32位流水线型乘法器设计

为了减少乘法指令在保留站中的等待时间,设计了一款32位流水线型乘法器,该乘法器将应用于作者设计的一款超标量处理器中.该乘法器应用了改进型的booth编码算法,对部分积生成电路进行了优化,并采用了4-2压缩器与3-2压缩器相结合的Wallace树型结构对部分积进行压缩,最后再根据各级的延迟,在电路中插入了流水线寄存器,使其运算速度得到了提高.该乘法器使用GSMC 0.18μm工艺进行综合.经过仿真验证,该乘法器大大减少了在保留站中等待执行的乘法指令的完成时间,使每个时钟周期都有一条新的乘法指令被发送至乘法器进行运算.

基于32位超标量处理器的保留站设计

该保留站根据超标量处理器中寄存器重命名的原理,将从数据寄存器或ALU单元送来的数据临时存储在保留站的数据位,当两个数据位的数据都准备好时,则发射存储在保留站中的指令给ALU单元进行运算。文章的设计中,增加了从ALU单元接受数据的结构,使保留站可以判断数据的来源,以及是否使用ALU单元送来的数据。当ALU单元运算完成时,数据可以在下一个时钟周期前送至对应的保留站。与从重排序缓存(ROB)中读取数据相比较,这将减少保留站获取数据的时间。