用于无线传感网的低功耗集成电路技术(英文)

在传统集成电路(IC)的低功耗设计方法基础上,提出3种低功耗技术,并实现无线传感网传感器节点,作为实例验证。在系统级,提出联合编译技术的优化策略以及为无线传感网提供特殊低功耗模式的硬件架构。在电路级,基于集成电路算子设计方法学,考虑到在算法映射阶段时钟布局,提出时钟算子。以上技术均通过一个无线传感网传感器节点的低功耗设计实例来验证。测试结果显示,使用新提出的3种方法,在深度睡眠模式下,传感器节点芯片功耗为167μW,板级功耗可以达到1.035 mW。

面向医疗电子应用的16位RISCMCU设计与实现

通过医疗电子的应用需求分析,提出一款具有专用指令集的微处理器结构:PKU-DSPII。该结构采用多级存储并内嵌直接存储访问控制器,包含多种系统控制模块且接口丰富,支持3种启动模式并可进行系统自动升级。PKU-DSPII采用CSMC 0.18μm工艺和LQFP封装实现,芯片面积为3.2 mm×3.2 mm,在100 MHz工作频率下实测功耗为96.9 mW。

CmDSP:一种可配置媒体数字信号处理器

通过分析专用DSP技术发展,提出一个面向媒体处理的可配置DSP:CmDSP。在自主定义专用媒体指令集基础上,采用SIMD技术以及相应复数乘法器和专用协处理器等加速单元,并采用VLIW技术和双簇结构。CmDSP基于SMIC 0.18μm Digital Logic工艺实现,并自主设计测试板,完成了指令级测试和若干媒体算法的应用实现,可以满足该领域设计工程的需要。

H.264/AVC编码器中运动估计的低代价VLSI实现(英文)

通过对运动估计算法进行优化,提出一种应用新型存储结构的流水线实现结构。通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度,实现具有低硬件代价和存储访问的快速运动估计。该设计在SMIC 130 nm工艺下综合,时钟频率可达到167 MHz,消耗181.7 K逻辑门和13.8 KB存储,相比同类设计具有更高的硬件效率。该设计集成在一个H.264/AVC编码器中进行FPGA原型验证和VLSI实现。SMIC 65 nm工艺下,整个芯片面积为1.74 mm×1.74 mm,工作频率为350 MHz,可以支持实时高清(1080P@60fps)编码。