SerDes技术中高速串行信号采样原理与实现

在接收端对高速信号的采样处理是SerDes技术中的核心技术之一.基于采样原理,提出并构建数字采样模型,并给出了解决此类问题的一般方法.作为一个应用实例,采用8相,且每相邻两相相差45度的采样时钟,对12.5Gb/s的8B/10B编码的高速串行数据进行采样处理.硬件上,高速串行信号采样电路采用了5级锁存栈,其中两级钟控敏感放大器(CSA)级联,一级CTOL数据双端转单端锁存器,一级CMOS同步D型锁存器进行相位调整,一级CMOS同步D型锁存器.5级锁存栈较好地实现了对高速串行信号的采样,经模拟验证,电路正确地采样了输入信号,其结果无漏无重,完全正确.

一种MPP机互连网络中的仲裁机制

本文基于排队理论， 研究多请求源的仲裁机制， 即服务规则。在分析了常用的先来先服务（ＦＣＦＳ）、时间片轮转（Ｒｏｕｎｄ－Ｒｏｂｉｎ） 仲裁机制（服务规则） 的情况下，提出了一种既高效、又便于工程实现的仲裁机制：

高级可编程中断控制器系统的研究

本文介绍了高级可编程中断控制器(APIC)系统的构成,并对其中的Local APIC模块、I/O APIC模块以及A-PIC总线作了详细的介绍。

基于2D—Torus的流控制

作者在简要介绍、分析虚信道降序排列及备份虚信道控制方式的基础上.提出并定性地讨论了一种新的控制方式:虚信道单备份交叉互连方式.

一种低延迟高带宽路由器芯片的研究

本文研究了三维环形拓扑结构高性能路由器芯片，该路由芯片能形成多计算机系统的开关网络。