一种低压差+5V三端电源的研制

介绍了一种CMOS低压差+5V三端稳压源。在电路设计上,将PMOS管作为调整管,采用带隙基准和NMOS基准两种结构,重点讨论了影响低压差电源的几个因素;在工艺上,采用硅栅自对准CMOS工艺,做出了100mA时压差为0.3V的+5V三端电源。采用NMOS基准的三端稳压源,其静态电流和电源抑制比等参数优于采用带隙基准的三端稳压源。

一种高隔离度视频模拟开关

介绍了Π型结构的ＣＭＯＳ模拟开关的电路设计。采用４μｍ硅栅自对准技术、全离子注入浅结工艺制造出了ＳＢ８０４ＣＭＯＳ模拟开关，在３０ＭＨｚ的视频信号下，其隔离度高达６３ｄＢ、开关时间小于５０ｎｓ。

一种双路输出低压差电源的研制

文章介绍了一种CMOS双路输出低压差电源。电路设计中,采用E/DNMOS基准,用PMOS管作调整管;电路实现采用1 5μm硅栅自对准E/DCMOS工艺。该低压差电源可提供输出电流为1A的3 3V固定输出(压差为0 6V)和1A可调输出,并具有短路保护和过压保护等功能。

Si-栅MOSFET抗总剂量加固技术

MOSFET总剂量加固强烈依赖于工艺技术,对干氧方式下不同条件制备的NMOS、PMOS管,分析其辐照响应,并借用亚阈值I—V技术分离氧化物陷阱电荷和界面陷阱对阈值电压漂移的贡献。

一种用于16位A/D转换器的2μm CMOS工艺

介绍了一种 CMOS 1 6位 A/D转换器的工艺技术。该技术采用 2μm硅栅自对准 CMOS工艺、全离子注入和快速热退火。并分别用 P阱和双阱工艺、多晶硅栅注砷和注 BF2 制作了电路样品。两种工艺均能满足 1 6位 A/D转换器的要求 ,但

SiGe HBT大电流密度下的基区渡越时间模型

在考虑基区扩展效应及载流子浓度分布的基础上,建立了SiGeHBT的基区渡越时间模型。该模型既适合产生基区扩展的大电流密度,又适合未产生基区扩展的小电流密度。模拟分析结果表明,与SiBJT相比,SiGeHBT基区渡越时间显著减小,同时表明,载流子浓度分布对基区渡越时间有较大影响。

高压大电流单片DC/DC的抗总剂量加固技术

采用电流模、电压模双环控制结构,结合峰值电流采样等关键技术,实现了一款功率集成的单片DC/DC变换器。设计的峰值电流采样、斜率补偿大大提高了系统的稳定性,提高了系统的快速瞬态响应能力;针对高压低压差线性稳压器(LDO)、电流采样等高压模块电路,通过采样齐纳二极管、高压NJFET代替高压厚栅MOSFET等的设计方法,从总体上降低高压器件的数量,在基于30 V BCD(Bipolar-CMOS-DMOS)工艺上,结合特殊器件的版图设计方法,制作出一款输入电压5.5~17 V,电压调整率小于10 mV,电流调整率小于25 mV,输出电流大于5 A,系统静态电流小于25 mA,最高工作效率为93%的高效单片DC/DC,其抗总剂量能力大于100 krad(Si)。

降压型DC/DC开关电源中的电压前馈技术

介绍了一种应用于降压型DC/DC开关电源的电压前馈技术,通过调整内部三角波的中心电压,使PWM信号占空比跟随输入电源电压快速改变。该技术能有效抑制输入电源电压变化对输出电压的影响,增强输出电压的稳定性。

一种用于DC/DC控制器的三角波发生电路

介绍了一种用于两路两相DC/DC控制器的三角波发生电路;描述了电路工作原理、线路设计、版图设计。电路包括弛张振荡器和相位转换电路。采用0.5μm BiCMOS工艺模型库验证。仿真结果表明,该电路可以输出频率和幅度可调的两路180°反相三角波,并已应用在两路两相同步工作的单片DC/DC控制器中。

一种同步降压型DC-DC转换器驱动电路设计

设计了一种适用于同步整流降压型DC-DC转换器的驱动电路,包含电平移位、死区时间控制及过零检测等模块。分析了电路整体及各个模块的结构和工作原理,并基于0.35μm BCD工艺模型库,通过Cadence Spectre进行仿真验证。仿真结果表明,本电路可以有效地控制死区时间,抑制反向电流,提高转换器的效率。

SiGe异质结晶体管频率特性模型研究

在分析载流子输运和分布的基础上,建立了SiGe异质结晶体管(HBT)各时间常数模型;在考虑发射结空间电荷区载流子分布和集电结势垒区存在可动电荷的基础上,建立了SiGeHBT发射结势垒电容模型和不同电流密度下包括基区扩展效应的集电结势垒电容模型。对SiGeHBT特征频率及最高振荡频率与电流密度、Ge组分、掺杂浓度、结面积等之间的关系进行了模拟,对模拟结果进行了分析和讨论。

一种实用的高压BiCMOS关键工艺技术研究

提出了一种实用的高压BiCMOS工艺。该工艺集成了高性能耗尽型NJFET、NPN、VPNP、高压NMOS、高压PMOS、NMOS、PMOS、齐纳二极管,以及铬硅电阻、磷注入电阻等有源和无源器件。NJFET的夹断电压为-1.5 V,击穿电压为17 V;高压MOS管的击穿电压为37 V;齐纳二极管在25μA时其反向击穿电压为5.5 V。使用该工艺,研制了一款低压差线性稳压器(LDO),基准源静态电流小于1.5μA。该工艺还可广泛应用于高压A/D、D/A转换器的研制。

100V N沟道VDMOS寄生电容研究

从结构上对一种N沟道VDMOS器件的寄生电容进行研究,确定了栅氧化层厚度和多晶线宽是影响VDMOS器件寄生电容的主要因素;使用TCAD工具,对栅氧化层厚度和多晶线宽的变化对各个寄生电容的影响进行半定量分析,得到栅氧化层厚度每变化1 nm,关断时间变化4.9ns和多晶线宽每变化0.2μm,关断时间变化2.7 ns的结论,与实际测试结果吻合较好。将该结论用于100 V/N沟道VDMOS器件关断时间的精确控制,关断时间控制精度达到±10 ns,满足VD-MOS芯片制造要求。

一种有源零点补偿的片上LDO设计

提出了一种新颖的有源零点补偿LDO结构,实现了LDO在全负载范围内的稳定,1~10 MHz范围内的电源抑制比提高了10dB。采用欠冲电压减小技术,显著减小了输出欠冲电压,提高了瞬态响应性能。基于SMIC 65nm CMOS工艺,设计了输出电压为1V、压差电压为200mV、最大输出电流为100mA的无片外电容LDO。仿真结果显示,空载时LDO的相位裕度为64.3°,最大过冲和欠冲电压分别为52mV和47mV,满载时LDO的电源抑制比为-66dB@10kHz。

运算放大器SET效应的试验研究

模拟器件的单粒子瞬态脉冲效应的研究,成为近来国际上单粒子效应研究的热点.针对中国生产的运算放大器SF3503,利用脉冲激光单粒子效应测试装置,试验研究了SF3503工作于反相放大器与电压比较器模式SET效应的特征与规律.获取了器件的敏感节点分布、LET阈值和SET脉冲波形的特征参数,其中器件的敏感节点均分布在输入级与放大级,LET阈值不大于1.2 MeV·cm~·mg^(-1),电压比较器产生的最大SET脉冲的幅度达27V、脉冲宽度为51μs.试验表明SF3503对SET效应极其敏感,在不采取任何措施的情况下,在空间任务中直接使用,会严重影响系统的可靠性.

一种缓冲器阻抗动态调整的LDO

提出了一种缓冲器阻抗动态调整的LDO结构。采用并联负反馈和阻抗动态调整技术,显著降低了缓冲级的输出阻抗,没有增加额外的静态电流,功率管栅极极点始终远在单位增益带宽之外,对稳定性没有影响。该缓冲级增大了功率管栅极的摆率,提高了LDO瞬态响应性能。基于TSMC 0.18μm 3.3VCMOS工艺进行设计,该LDO的输出电压为1.8V,压差电压为0.2V,最大输出电流为100mA。仿真结果显示,LDO的静态电流只有5μA,当负载电流在10ns内从0mA跳变到100mA时,输出欠冲和过冲电压分别为88.2mV和34.8mV。

一种用于DC-DC变换器的斜坡补偿电路设计

峰值电流控制模式在DC-DC变换器中得到广泛应用,同时也带来了开环不稳定的问题。提出一种应用于DC-DC变换器的斜坡补偿电路。该电路将电流检测放大器的输出与斜坡信号叠加,实现了斜坡补偿。采用基于0.35μm的BCD工艺模型库,通过Cadence Spectre仿真验证,该电路可以有效地抑制次谐波振荡,提高DC-DC变换器的稳定性。

硅功率集成技术发展动态

文章介绍了硅功率集成电路技术的一些发展动态。单片中小功率智能集成电路发展迅速,以BCD为其主要工艺技术;基于SOI的智能功率集成电路也得到开发。单片集成式的功率管为电源管理小型化、高频、较高可靠性设计提供了新途径,它们在分布式电源、便携式设备仪表中得到广泛应用。

一种1.5～2μm双掺杂多晶硅栅CMOS工艺研究

采用常规Ｐ阱硅栅ＣＭＯＳ改进工艺，进行１．５～２μｍＣＭＯＳ工艺研究。与常规工艺相比，做出的ＰＭＯＳ管漏源击穿电压可达１８～２３Ｖ，５Ｖ工作电压下沟道调制效应较小，相应的欧拉电压可达２５～３０Ｖ，工艺特点在于采用了硼掺杂多晶硅作ＰＭＯＳ管栅电极，磷掺杂多晶硅作ＮＭＯＳ管栅电极。

一种0.6V CMOS基准电压源的设计

基于低压技术,利用亚阈值区MOS管代替寄生BJT管,设计了一种工作在低电源电压下的基准电压源,并对基准电压进行了温度补偿。采用TSMC 0.18μm CMOS工艺对电路进行了设计和仿真。仿真结果显示:电路正常工作的最低电源电压为0.6V,当电源在0.6~2.0V范围内变化,基准输出电压仅变化了1.75mV;在0.6V电源电压下,-20℃~125℃温度范围内,温度系数为2.8×10^(-5)/℃,电源抑制比为52.47dB@10kHz,整个电路的功耗仅为12μW。