一种基于CMOS工艺的异步数字斜坡ADC

设计了一个5位330 MS/s的异步数字斜坡模数转换器(ADC)。采用中芯国际55nm工艺和Cadence Virtuoso软件,对电路进行设计和仿真。供电电源为1.2V,改进后的延迟单元将延迟时间缩短到50ps。另外,该电路中的比较器采用自动关闭方式,节省了功耗。输入电压峰峰值为0.4V时,仿真得到信噪失真比(SNDR)为28.19dB,有效位(ENOB)为4.39位,无杂散噪声动态范围(SFDR)为35.87dB,信噪比(SNR)为31.47dB。

一种采用新型电容切换方式的SAR ADC

基于55nm CMOS工艺,设计了一种10位150 MS/s的逐次逼近模数转换器(SAR ADC)。将融合电容切换方式(MCS Scheme)与分离电容式DAC(Split CDAC)相结合,提出了一种新型的电容切换方式,极大地降低了ADC的功耗。采用非二进制冗余算法,减少了ADC的判决误差,提高了采样速率。在15 MHz和74.5 MHz的输入信号下,信号噪声失真比(SNDR)分别为51.5dB和49.6dB;在1.2V电压电源下,功耗为537μW。