一种带有亚稳态消除电路的TDC设计方案

时间间隔测量技术在原子物理、激光测距、定位定时等方面有着重要的应用,因此,高精度的时间数字转换电路TDC(Time-to-Digital Converter)在科学研究和工程实践中扮演着重要的角色;本次提出的TDC设计方案功耗为400μW,工作在512MHz,实现了250 ps的测量精度和1μs的测量范围,但是TDC在进行时间间隔测量量化时往往受到亚稳态制约。通过加入相位判断逻辑,TDC的积分非线性降低到0.25 LSB,而差分非线性降低到了0.5 LSB,可以完全消除TDC量化时间间隔时遇到的亚稳态问题。