使用金属杆规避频综组件谐振的研究

微波组件设计中,宽带微波组件工作时出现谐振自激的现象不时发生。当组件出现谐振自激时,一般采用粘贴吸波材料的方法进行消除。波导理论虽然非常成熟,但直接用于解决工程问题比较少。提出通过仿真计算腔体的主模以及高次模频率的方法,在详细设计之前就规避了谐振频率处于组件工作频段内,解决了频综组件工作频段内某频点失锁的问题。

相位恒定衰减器的设计

描述了采用PIN二极管实现微波相位恒定衰减器的设计方法、实现过程和实验结果。该相位恒定衰减器采用双平衡电桥形式、混合集成工艺技术实现,具有调试简单、体积小、一致性好的特点。在2GHz^4GHz频带内,衰减量变化32dB时最大相位误差小于±8°。

一种频综SiP的设计开发

描述了一种基于锁相合成的高密度频综系统级封装(SiP)的设计思路和问题分析。综合运用电路、电磁、热、力等多维度物理量进行协同仿真和工程分析,在RF类产品不断小型化的趋势下,不断探索和开拓设计边界。高密度频综SiP的技术指标达到项目的技术要求,已应用于多项工程课题。

Ka波段频率合成器的设计

描述采用直接频率合成技术实现Ka波段频率合成器的设计方法。该Ka波段频率合成器采用LTCC和MCM工艺技术实现,在114 mm×78 mm×18 mm的体积内实现了Ka波段频率带宽内的频率合成器,相位噪声优于-85 dBc/Hz@10 kHz,杂散优于50 dBc,频率步进500 MHz。

一种小型化频率合成器的设计

介绍一种采用PLL技术的K波段频率合成器的实现方法。该方法采用宽带压控振荡器和鉴相器HMC704,运用单环锁相的方式,在30 mm×35 mm×8 mm的体积内实现K波段频率带宽内的频率合成器。相位噪声优于-90 dBc/Hz@10 kHz,杂散优于60 dBc,频率步进10 MHz。该频率合成器满足工程应用需求。