为降低芯片功耗,提升性能,从系统级、结构级和RTL级3个层次提出了一种片上系统(System on Chip,SoC)芯片的低功耗设计方法,并在样片中得以验证。在系统级层面,根据SoC芯片的不同工作场合,在正常运行模式的基础之上,设计了睡眠、停止和待...为降低芯片功耗,提升性能,从系统级、结构级和RTL级3个层次提出了一种片上系统(System on Chip,SoC)芯片的低功耗设计方法,并在样片中得以验证。在系统级层面,根据SoC芯片的不同工作场合,在正常运行模式的基础之上,设计了睡眠、停止和待机3种低功耗模式。在结构级层面,将整个芯片划分为VDD、VDDA和VBAT3个电压域,以降低系统功耗。在RTL级,针对不同的模式切换,设计了时钟管理技术,实现了对不同模式下不同时钟的控制。仿真和实验结果证明了设计的合理性,实测数据表明,睡眠模式最多降低59.1%的功耗,停止和待机模式降低了3~4个数量级。展开更多
为了解决低成本低功耗微处理器(Micro Control Unit,MCU)中嵌入式Flash读取速度的问题,基于预取和缓存原理,采用位宽扩展技术和改进预取技术相结合的方式,设计了具有预取加速功能的Flash控制器。实现Flash特定接口协议与高级高性能总线(...为了解决低成本低功耗微处理器(Micro Control Unit,MCU)中嵌入式Flash读取速度的问题,基于预取和缓存原理,采用位宽扩展技术和改进预取技术相结合的方式,设计了具有预取加速功能的Flash控制器。实现Flash特定接口协议与高级高性能总线(Advanced High-performance Bus,AHB)协议的转换,提高处理器取值效率,提升系统性能。设计了完善的读写保护机制,以保护用户程序。同时搭建片上系统(System on Chip,So C)仿真实验平台验证设计的正确性,实验结果表明,本设计最多提高了16.3%的取指效率,并在实际样片中得以验证。展开更多
文摘为降低芯片功耗,提升性能,从系统级、结构级和RTL级3个层次提出了一种片上系统(System on Chip,SoC)芯片的低功耗设计方法,并在样片中得以验证。在系统级层面,根据SoC芯片的不同工作场合,在正常运行模式的基础之上,设计了睡眠、停止和待机3种低功耗模式。在结构级层面,将整个芯片划分为VDD、VDDA和VBAT3个电压域,以降低系统功耗。在RTL级,针对不同的模式切换,设计了时钟管理技术,实现了对不同模式下不同时钟的控制。仿真和实验结果证明了设计的合理性,实测数据表明,睡眠模式最多降低59.1%的功耗,停止和待机模式降低了3~4个数量级。
文摘为了解决低成本低功耗微处理器(Micro Control Unit,MCU)中嵌入式Flash读取速度的问题,基于预取和缓存原理,采用位宽扩展技术和改进预取技术相结合的方式,设计了具有预取加速功能的Flash控制器。实现Flash特定接口协议与高级高性能总线(Advanced High-performance Bus,AHB)协议的转换,提高处理器取值效率,提升系统性能。设计了完善的读写保护机制,以保护用户程序。同时搭建片上系统(System on Chip,So C)仿真实验平台验证设计的正确性,实验结果表明,本设计最多提高了16.3%的取指效率,并在实际样片中得以验证。