基于FPGA的高效可伸缩的MobileNet加速器实现

MobileNet网络是一种广泛应用于嵌入式领域的深度神经网络,为了解决其硬件实现效率低的问题,同时达到在不同硬件资源下具有一定可伸缩性,提出了基于FPGA的一款MobileNet网络加速器结构,针对网络的堆叠结构特性设计了三级流水的加速阵列,并实现了在0~4000乘法器开销下都达到70%以上的计算效率。最终在XILINX Zynq-7000 ZC706开发板上实现了MoblieNet网络加速器,在150 MHz工作频率下,可达到156 Gop/s的性能和61%的计算效率,计算效率高于其他MobileNet网络加速器的。

MobileNetV2神经网络处理器的设计方案比较

针对MobileNetV2的瓶颈模块,进行了专用处理器芯片的设计方案研究;在卷积层融合模式和可配置方块结构的基础上,针对瓶颈模块卷积提出了一种能够动态分配计算力的流水作业结构;然后设计了一个对应的分析框架,提出了一个设计空间,并采用软件模拟器遍历比较了此空间内各种方案的性能,分析得出了最优参数选择的规律;通过硬件行为仿真验证了结论的有效性。该研究可以帮助系统芯片设计者根据自身的资源限制和性能需求选择或者设计合适的MobileNetV2处理器IP设计方案,还为处理器自动设计提供了一种思路。