期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的高精度多通道时间数字转换器设计
被引量:
7
1
作者
王巍
董永孟
+6 位作者
李捷
熊拼搏
周浩
杨正琳
王冠宇
袁军
周玉涛
《微电子学》
CAS
CSCD
北大核心
2015年第6期698-701,705,共5页
采用Xilinx Virtex-5FPGA芯片,实现了一种高精度、多通道时间数字转换器的设计。每个通道配有一条抽头延迟线,每条延迟线由64个快速超前进位链(CARRY4)组成。布线后,延迟线成链状结构紧密排列,有效消除了布线路径带来的误差,降低了积分...
采用Xilinx Virtex-5FPGA芯片,实现了一种高精度、多通道时间数字转换器的设计。每个通道配有一条抽头延迟线,每条延迟线由64个快速超前进位链(CARRY4)组成。布线后,延迟线成链状结构紧密排列,有效消除了布线路径带来的误差,降低了积分非线性和微分非线性误差。仿真结果表明,设计的时间数字转换器的最低有效位约为26.35ps,有效精度约为14ps,INL小于4.3LSB,DNL在-0.8LSB^2.4LSB范围内。
展开更多
关键词
FPGA
时间数字转换器
抽头延迟线
快速超前进位链
下载PDF
职称材料
一种基于FPGA的时钟相移时间数字转换器
被引量:
3
2
作者
王巍
李捷
+6 位作者
董永孟
熊拼搏
周浩
袁军
王冠宇
杨正琳
陈丹
《微电子学》
CAS
CSCD
北大核心
2016年第1期58-61,共4页
提出了一种基于Xilinx Virtex-5FPGA的时钟相移采样(SCS)时间数字转换器(TDC)。利用Virtex5内部的时钟管理模块(CMT)产生16路固定相移的时钟信号,经过16路D触发器对输入信号同时进行采样量化。与传统的基于抽头延迟链结构相比,所用资源...
提出了一种基于Xilinx Virtex-5FPGA的时钟相移采样(SCS)时间数字转换器(TDC)。利用Virtex5内部的时钟管理模块(CMT)产生16路固定相移的时钟信号,经过16路D触发器对输入信号同时进行采样量化。与传统的基于抽头延迟链结构相比,所用资源更少,性能更加稳定。仿真结果表明,该TDC的精度高于64ps,占用数字时钟管理(DCM)与锁相环(PLL)资源小于20%,积分非线性(INL)和微分非线性(DNL)都小于0.3LSB。
展开更多
关键词
时间数字转换器
FPGA
固定相移
布线延迟
时间测量
下载PDF
职称材料
题名
基于FPGA的高精度多通道时间数字转换器设计
被引量:
7
1
作者
王巍
董永孟
李捷
熊拼搏
周浩
杨正琳
王冠宇
袁军
周玉涛
机构
重庆邮电大学光电工程学院
重庆莲芯电子科技有限公司
出处
《微电子学》
CAS
CSCD
北大核心
2015年第6期698-701,705,共5页
基金
国家自然科学基金资助项目(61404019)
文摘
采用Xilinx Virtex-5FPGA芯片,实现了一种高精度、多通道时间数字转换器的设计。每个通道配有一条抽头延迟线,每条延迟线由64个快速超前进位链(CARRY4)组成。布线后,延迟线成链状结构紧密排列,有效消除了布线路径带来的误差,降低了积分非线性和微分非线性误差。仿真结果表明,设计的时间数字转换器的最低有效位约为26.35ps,有效精度约为14ps,INL小于4.3LSB,DNL在-0.8LSB^2.4LSB范围内。
关键词
FPGA
时间数字转换器
抽头延迟线
快速超前进位链
Keywords
FPGA
TDC
Tapped delay line
CARRY4
分类号
TN79 [电子电信—电路与系统]
下载PDF
职称材料
题名
一种基于FPGA的时钟相移时间数字转换器
被引量:
3
2
作者
王巍
李捷
董永孟
熊拼搏
周浩
袁军
王冠宇
杨正琳
陈丹
机构
重庆邮电大学光电工程学院/重庆国际半导体学院
重庆莲芯电子科技有限公司
出处
《微电子学》
CAS
CSCD
北大核心
2016年第1期58-61,共4页
基金
国家自然科学基金资助项目(61404019)
文摘
提出了一种基于Xilinx Virtex-5FPGA的时钟相移采样(SCS)时间数字转换器(TDC)。利用Virtex5内部的时钟管理模块(CMT)产生16路固定相移的时钟信号,经过16路D触发器对输入信号同时进行采样量化。与传统的基于抽头延迟链结构相比,所用资源更少,性能更加稳定。仿真结果表明,该TDC的精度高于64ps,占用数字时钟管理(DCM)与锁相环(PLL)资源小于20%,积分非线性(INL)和微分非线性(DNL)都小于0.3LSB。
关键词
时间数字转换器
FPGA
固定相移
布线延迟
时间测量
Keywords
TDC
FPGA
Fixed phase-shifted
Delay of routing
Time measurement
分类号
TN722.3 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的高精度多通道时间数字转换器设计
王巍
董永孟
李捷
熊拼搏
周浩
杨正琳
王冠宇
袁军
周玉涛
《微电子学》
CAS
CSCD
北大核心
2015
7
下载PDF
职称材料
2
一种基于FPGA的时钟相移时间数字转换器
王巍
李捷
董永孟
熊拼搏
周浩
袁军
王冠宇
杨正琳
陈丹
《微电子学》
CAS
CSCD
北大核心
2016
3
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部