基于CMOS SOI工艺的射频开关设计

采用0.18μm CMOS SOI工艺技术研制加工的单刀双掷射频开关,集成了开关电路、驱动器和静电保护电路。在DC^6GHz频带内,测得插入损耗0.7dB@2GHz、1dB@4GHz、1.5dB@6GHz,隔离度37dB@2GHz、31dB@4GHz、27dB@6GHz,在5GHz以内端口输入输出驻波比≤1.5:1,输入功率1dB压缩点达到33dBm,IP3达到42dBm。可应用于移动通信系统。

GaAs PIN二极管大功率毫米波单刀双掷开关单片

采用76.2mm(3英寸)GaAs PIN二极管工艺设计和制作了大功率毫米波单刀双掷开关单片。采用并联结构的单刀双掷开关以获得较高的功率特性。在片测试表明,在30～36GHz工作频段,开关导通支路插损1.0dB,驻波优于1.5,开关关断端口隔离度大于34dB。开关在导通态下输入功率0.5dB压缩点P-0.5 dB大于5W。

用于802.11a系统的5.8GHz 0.18μm CMOS全集成低噪声放大器设计

通过对输入匹配、噪声和线性度的分析,给出了改进低噪声放大器综合性能的方法.利用软件对电路进行噪声优化,设计出了一个0.18μm CMOS工艺的5.8GHz全集成低噪声放大器.采用工艺厂家提供的电感测试数据进行参数提取,得到精准的电感模型并用于电路仿真.设计结果是整个电路功耗13mW,功率增益为14dBm,噪声系数为2.05dB,线性度指标IIP3为-1dBm.

一种双通道射频接收前端

本文研究采用SOI(绝缘体上硅)工艺设计开关芯片,砷化镓(Ga As)工艺单片LNA,MCM(多芯片组装工艺)技术设计的双通道接收前端,在1~4GHz频带内插入损耗小于0.4d B,可通过CW功率5W,NF小于1.2d B,增益大于30d B,P-1d B大于10d Bm,尺寸为5mm×5mm的QFN封装。双通道射频接收前端可广泛应用于TDD通信系统。

5.8GHz WLAN CMOS双平衡混频器的设计

介绍了基于0.18μmCMOS工艺的802.11a无线局域网(WLAN)有源双平衡混频器的设计方法。该混频器射频(RF),本振(LO)和中频(IF)信号频率分别为5.8 GHz,4.6 GHz和1.2GHz。仿真结果显示:在1.8V电压下,变频增益为4.27dB,单边带噪声系数为10.73dB,l dB压缩点为-13.18dB,三阶输入截点为-3.04dB,功耗为32.4mW,芯片面积为1.8mm×1mm。

一款用于5 G功率放大器的分段线性温度补偿偏置电路

实现了一款用于功率放大器的具有温度补偿特性的偏置电路,首先通过正温度系数(PTAT)电流与负温度系数(NTAT)电流对功率放大器所需的偏置电流进行线性温度补偿,然后在线性补偿的基础上引入分段设计,实现分段线性温度补偿,保证全温范围内功率放大器增益线性化。同时通过分段电流舵型DAC灵活调整偏置电流的大小,将功率放大器偏置在合适工作点的同时降低开关噪声。该偏置电路采用Jazz 0.18μm SOI工艺实现。测试结果表明:在-30~30℃温度区间内,电流补偿斜率为14.9%;在30~90℃温度区间内,电流补偿斜率为29.6%,电流斜率的精度均在1.5%以内;室温下偏置电流的线性调整率为1.4%,输出偏置电流在20.2~1 022.0μA范围内可调。采用该偏置电路的一款功率放大器输出功率典型值为28dBm,误差矢量幅度(EVM)在-30~90℃温度区间内小于3%。

基于SOI射频开关和电容阵列的天线调谐器

基于0.18μm SOI CMOS工艺研制了一款高集成度的天线调谐器芯片,该芯片集成了射频开关、电容阵列和数模混合控制电路,面积仅为1433μm×760μm。芯片核心射频电路由5 bit电容阵列和SP3T射频开关并联组成,其中电容阵列采用了基于射频开关的二进制加权并行结构,具有较高的电容值调节精度和调谐比。测试结果表明:电容阵列的电容值由0.3 pF步进到3.4 pF,每级步进0.1 pF,最大品质因数为36@1 GHz,SP3T开关的直流导通电阻为1Ω,关断电容为180 fF@2.7 GHz,插入损耗为0.86 dB@2.7 GHz,输入功率为35 dBm时的二次谐波和三次谐波分别为-62 dBm和-57 dBm。