大容量高速数据存储与地址管理方法

针对单片闪速存储器FLASH容量小、存储速度慢的缺点,提出一种利用FLASH实现大容量高速阵列存储系统的设计方案;根据FLASH存储器芯片结构特性,采用位扩展、并行总线及多通道流水线存储技术提高了存储容量与存储速度,并且实现了对存储阵列的无效块识别与有效块表的建立,在存储过程中各个模块对其有效块地址进行独立管理,保证存储系统的稳定性和高效性;通过试验验证按此方法实现的存储系统存储速度可达到64MB/s,存储容量能达到32GB,用相对小容量、低速的FLASH存储器构建了大容量高速阵列存储系统。

闪存阵列的数据存储与无效块管理方法

针对单片闪速存储器NAND FLASH容量相对小、存储速度相对低且存在随机无效块等问题,提出一种由单片NAND FLASH构建大容量高速存储阵列并根据阵列的结构特点管理无效块的方法。深入分析阵列存储方式及位扩展、时分多路复用等关键技术,针对复杂的阵列组成提出四种无效块管理机制:全相关、全独立、行相关、列相关等。各相关模块独立建立无效块标识区,统一管理本相关模块的无效块,保证存储过程中CPU能快速定位到有效块地址值。最后通过实验验证了系统的存储容量和存储速度均达到预期目标。

基于SOPC的大容量高速数据存储系统设计

当前的先进动态测试系统往往需要高速高精度的采集前端,如何实现对大量实时数据的高速存储成为研究热点。在此背景下本文提出一种实现大容量高速存储系统的设计方案。存储模块是由NANDFlash存储芯片组成的4X4存储阵列,以FPGA为载体的SOPC系统作为存储模块的控制核心。根据NANDFlash芯片结构特性,采用位扩展和并行总线技术,增大了存储系统容量;同时多通道流水线的数据加载方式的实现使Flash的编程时间得到了充分利用。在存储过程中,对4个子存储模块的无效块进行统一标识管理,让CPU能快速准确的定位到有效块地址值,保证存储过程的连续性。本系统能实现存储速度64MB/s,存储容量16GB。

一种优化的Canny算子边缘检测法

文中提出了一种改进型Canny边缘检测算法。采用二维高斯函数的一阶偏导数构造滤波器计算梯度幅值,定义多个不同尺度的高斯滤波器根据各个尺度的滤波器对噪声的抑制能力及边缘定位能力的不同,自适应地确定相应的权值大小,然后再将这些不同尺度下检测到的梯度图像用自适应确定的权值进行加权合成最终的梯度图像。最后引入数学形态学方法对边缘细化处理。实验结果表明了,该算法在保证实时性的同时,具有更好的检测精度和准确度。

基于FPGA的BPSK调制与解调器设计

BPSK广泛用于卫星、微波通信、广播电视等诸多领域。近年来,随着智能卡、RFID、Bluetooth等相关技术的发展,较低码率的BPSK在近距离无线产品中也得到了越来越广泛的应用。本文设计实现了一种新型的BPSK信号调制解调器,利用m序列的随机性来产生输入基带信号,详细介绍了基于FPGA的BPSK信号调制解调器的设计方法,提供了VHDL源代码在QuartusⅡ环境下的仿真结果。整个系统的功能均在ACEXlK系列FPGA上硬件实现,具有较高的实用性和可靠性。

基于HMM和ANN的语音情感识别研究

语音情感识别是语音识别中的重要分支,是和谐人机交互的基础理论。由于单一分类器在语音情感识别中的局限性,本文提出了隐马尔科夫模型(HMM)和人工神经网络(ANN)相结合的方法,对高兴、惊奇、愤怒、悲伤、恐惧、平静六种情感分别设计一个HMM模型,得到每种情感的最佳匹配序列,然后利用ANN作为后验分类器对测试样本进行分类,通过两种分类器融合提高语音情感识别率。在通过诱导录音法建立的情感语音库的基础上进行了实验验证,实验结果表明识别率有较大的提高。

基于FPGA的m序列发生器的设计

随机码越来越受到人们的重视,被广泛应用于导弹、卫星、飞船轨道测量和跟踪、雷达、导航、移动通信、保密通信和通信系统性能的测量以及数字信息处理系统中。m序列是伪随机码中,带线性反馈移位寄存器的周期最长的一种基本序列。本文首先分析m序列的基本原理、结构、性质,然后实现了15位m序列的仿真以及硬件实现,最终用示波器观察波形。实验表明,使用该方法实现的m序列发生器,结构简单,速度快,适用范围广。

基于FPGA的FIR滤波器的误差分析

数字滤波器作为数字信号处理技术的重要组成部分之一,已广泛应用于信号分离、恢复、整形等重要场合。在工程实践中,往往要求对信号处理要有实时性和灵活性,而基于FPGA的FIR滤波器因其严格的线性相位和简单的设计步骤而应用广泛。本文不仅对基于FPGA设计的FIR滤波器进行了简单的误差分析,包括绝对误差与相对误差分析;而且还做出了该滤波器的频谱,通过与MATLAB中仿真出的频谱进行比较分析,验证了该滤波器在工程应用中是适应的,满足了设计的要求。

基于SOPC的嵌入式数据记录仪设计

由于在恶劣环境下进行的实时动态测试存在误差大、精度低、系统受环境影响严重等缺陷,本文提出一种基于SOPC(片上系统)的数据记录仪的实现方式。重点研究基于FPGA的嵌入式数据采集系统的控制电路、数字信号处理模块、信号的显示模块以及接口电路的设计。这样可以将一个数据采集系统做成一个灵活完整的可编程片上系统SOPC,由于将大部分器件集成到FPGA中,数据传输过程全在FPGA内部进行,这样能避免环境对数据采集过程的影响。与以前的专用集成电路(ASIC)相比SOPC具有更大的灵活性,基于SOPC的设计可以充分满足数据采集器高可靠性、灵活性、前端智能化的要求。

基于闪存阵列的高速存储方法

针对单片Flash存储速度过慢的情况,提出了一种利用DMA(直接存储器访问)技术和流水线Flash存储来实现高速存储的方法。该方法通过AVR单片机和CPLD控制产生DMA和Flash片选时序不经过处理器,直接往Flash里写一页数据,在第一片Flash进行数据编程而无法对其进行其他操作时,继续往下一片Flash里写一页数据,如此循环实现Flash的流水线存储。实验结果表明,采用DMA和流水线存储技术,数据传输速度提高了10倍,存储速度提高了4倍。系统可靠性好、性价比高、可以广泛使用。

半导体激光器驱动电源的设计及仿真

半导体激光器的抗上电冲击的能力很差,微小的电流变化就会导致光功率的极大变化以及器件参数的变化,因而对驱动半导体激光器的电源有极高的要求。传统的激光器驱动电源的控制精度低,并且操作有些繁琐。本文设计的恒流源驱动电源克服了这些缺点,设计的思想是运用负反馈原理来稳定输出电流,由此获得最低的电流偏差和稳定性最高的电流输出。在最后运用Multisim软件对所设计的电路进行了仿真。

基于FPGA的高速数据采集系统设计

为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在FPGA内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。

基于SVM的语音情感识别研究

随着计算机技术的发展,人们对和谐人机交互的要求不断提高,这就要求计算机能理解说话人的情感信息,即能进行语音情感识别。本文提出了一种基于支持向量机(SVM)的语音情感识别方法,主要对人类的6种基本情感:高兴、惊奇、愤怒、悲伤、恐惧、平静进行研究。首先对自建语音情感数据库的情感语句提取特征,然后运用序列前向选择(SFS)算法选取最优特征集,最后通过二叉树支持向量机(BT-SVM)进行实验,取得了比较满意的识别率,证实了这种方法的可行性。

基于SOPC的高速数据采集系统设计

设计了一种以FPGA为载体的SOPC的存储式低成本数据采集系统,在分析MAX1308模数转换器特性及转换时序的基础上,完成了ADC的连接及其外围电路设计。通过编程FPGA内部软核处理器microblaze和自定义数据采集IP核控制整个系统的时序状态,实现处理器和硬件控制器为核心的数据采集系统。实验结果表明,该设计能够实现低成本高速采集,多路同时采集速度达到16Mb/s,并使用闪速存储器FLASH实现高速存储。

码分多址在水下定位中的应用

水下定位是一个通信的过程,其成败取决于水声定位信号的优劣,即该信号的稳定性和获取技术。介绍了一种基于码分多址的水下定位信号技术。该设计简单,较大地降低了水下通信的功耗,提高了功率利用率,较容易地实现了定位信息的发射,可靠性高,能够很方便地应用到多个基站。本文通过基于FPGA芯片实现分频电路,M序列、正弦波产生电路,给出了整个程序设计的流程图。最后通过实验证明:该电路设计简单,工作稳定,多个节点的位置信息能够简单有效的传输,能够达到工程设计的基本要求。

基于单片机的指纹电脑电源开关系统设计

传统的指纹识别产品算法复杂,硬件复杂,开发周期长,使指纹技术的广泛应用受到相当的限制。因此以设计一个指纹识别的电脑电源开关为例,介绍了利用单片机89C51与指纹识别模块TFS-E12构建小型指纹识别系统的全过程,根据TFS-E12模块的功能和特点,给出了指纹识别系统结构框图。通过单片机控制指纹模块进行指纹采集、指纹搜索、指纹匹配等操作,识别出的用户如果合法,将通过继电器控制电源开关打开。

基于闪存阵列的缓存容量确定方法

针对低成本、小型化的数据记录系统的应用,提出了一种数据缓存技术解决方案。存储模块是由闪速存储器芯片(NAND Flash)组成的存储阵列,以FPGA为载体的SOPC系统作为存储模块的控制核心。分析存储系统的结构及控制平台的实现过程,并对系统工作原理及并行分路技术进行讨论。深入研究Flash阵列的存储过程,提出最小FIFO缓存容量的设计,利用FPGA内部的RAM资源构建了最小容量的FIFO。系统保持高速存储的同时,利用了相对较小的资源,降低了系统的成本,提高了系统的效率。通过测试最后能得出对应的闪存阵列只需要8Byte的FIFO。

一种基于FPGA的高速数据记录系统的设计

提出了一种基于SOPC技术的数据采集和存储系统的解决方案。系统通过使用microblaze软核处理器实现了一个可配置的高速、大容量可独立工作的连续数据流采集记录系统。系统采用模块化的设计思想,具有设计灵活、集成度高,较小的体积和较低的功耗等优点,克服了常规存储设备容量小,记录时间短,独立性不强的缺点。相关技术指标满足设计需求。