微机械非制冷红外热电堆探测器

近年来,非制冷红外探测器应用和开发一直是令人关注的焦点之一,详细介绍了几种现阶段流 行的非制冷热电堆探测器的工艺制作方法以及所用材料,并介绍了近几年来热电堆探测器的发展情况。

Si_3N_4/SiO_2叠层栅MOS电容抗辐照总剂量研究

本论文主要分析了Si3N4/SiO2叠层栅MOS电容总剂量效应,叠层栅MOS电容中SiO2为20nm,Si3N4厚度分别为40nm和110nm,通过辐照前后电容CV曲线的对比分析,发现CV曲线的正方向漂移主要是由于界面态电荷的作用,同时氧化物俘获电荷也起到一定的作用。同时也发现叠层栅中Si3N4越厚,将产生越多的界面态电荷和氧化物俘获电荷。

新型多栅全耗尽SOI器件研究进展

随着器件尺寸的不断缩小,对更大驱动电流和更有效抑制短沟道效应器件的研制成为研究的热点,SOI多栅全耗尽器件由于对沟道更好控制能力能够有效地解决尺寸缩小带来的短沟道效应问题[1].本文主要介绍SOI/MOSFET单栅、平面双栅、FinFET、三栅、环绕栅、G4-FET等新型多栅全耗尽SOI器件的研究进展.

一种新型高压功率器件终端技术

为了改善高压功率器件的击穿电压、节省芯片面积,提出一种P-场限环结合P+补偿结构、同时与金属偏移场板技术相结合的高压终端技术。采用TCAD(ISE)对该技术进行模拟,结果表明,该技术具有比较好的面积优化和击穿电压优化特性。

国产VDMOS电离辐射环境中的敏感参数研究

分析了国产VDMOS(Vertical Double-diffusion MOSFET)总剂量试验数据,并比较了辐照环境中不同偏置下电学参数的变化差异,发现新工艺研制的VDMOS器件辐照敏感参数为击穿电压和阈值电压。根据试验结果得到考核VDMOS辐照可靠性的有效试验方法:击穿电压抗辐照考核时应采用漏偏置,阈值电压抗辐照考核时应采用栅偏置。

星用功率MOSFET器件单粒子烧毁试验研究

针对国产功率MOSFET器件JTMCS081和JTMCS062,利用实验室的MOSFET器件单粒子烧毁试验测试系统,在252Cf模拟系统上开展了单粒子烧毁评估试验研究。通过试验研究获得了被试器件单粒子烧毁的电压阈值,为被测器件在卫星型号的使用提供技术参考依据。

一种PDSOI 8位MCU的瞬态实验与分析

针对中国科学院微电子研究所的PDSOI 8位MCU J80C51RH设计了两套瞬态实验方法,开发了相配套的软件和硬件,并在西北核技术研究所的强光一号上进行了实验,成功地获得了所需要的数据,该MCU在剂量率为1E11 rad(Si)/s的瞬态辐照环境下工作正常。同时也证明了两套测试系统的可靠性。

一种抗辐照功率MOSFET器件

报道了一种抗辐射功率MOSFET,通过与国外同类产品的锎源以及钴辐照试验对比,其抗总剂量水平和抗单粒子能力均已达到国际领先水平,并深入研究了单粒子烧毁、单粒子栅穿以及总剂量辐照的机理,提出了大功率MOSFET抗总剂量及单粒子辐射的加固方法。

多晶硅部分剥离技术对抗辐照VDMOS动态特性的影响

在考虑VDMOS器件的抗辐照特性时,为了总剂量辐照加固的需求,需要减薄氧化层的厚度,然而,从VDMOS器件的开关特性考虑,希望栅氧化层厚度略大些。本文论证了在保证抗辐照特性的需求的薄氧化层条件下,采用漂移区多晶硅部分剥离技术以器件动态特性的可行性,研究了该结构对器件开启电压、击穿电压、导通电阻、寄生电容、栅电荷等参数的影响,重点研究了漂移区多晶硅窗口尺寸对于VDMOS动态特性的影响。模拟结果显示,选取合理的多晶硅尺寸,可以降低栅电荷Qg,减小了栅-漏电容Cgd,减小器件的开关损耗、提高器件的动态性能。

VDMOS异常峰值电流产生原因研究

研究了VDMOS器件存在异常峰值电流的原因,提出了解释此现象的理论。异常峰值电流的大小由VDMOS元胞在P+body区之间neck区的界面状态决定。一般MOSFET不具有此特殊结构,因而不具有此异常峰值电流现象。为了验证上述理论,采用TCAD(ISE),模拟了氧化物陷阱电荷和界面态电荷对异常峰值电流的影响程度。研究结果表明,氧化物陷阱电荷和界面态电荷显著影响neck区域的复合电流,是产生异常峰值电流最主要的原因。

一种用于智能高边功率IC的负载开路检测电路

基于BCD工艺,设计了一种用于智能高边功率开关的新型开态负载开路检测电路.采用双重判决电路,解决了传统检测方法所带来的额外电压降和小电流检测误差太大的问题,提高了负载开路检测的精度和可靠性,且能实现1 mA^10 mA的低阈值电流检测.Cadence Spectre仿真表明,在开路检测阈值电流为3 mA的情况下,检测精度达98%;在电源电压为24 V的情况下,电荷泵输出电压为27.67 V,充电时间为16.89μs,放电时间为20.3μs,此智能高边功率电路开关时间远远小于英飞凌同类型产品100μs左右的开关时间.

一种宽电源电压输入多通道振荡器的电路设计

采用BCD工艺设计了一中宽电源电压输入、多通道张弛振荡器电路,文中提出的一种片上电源变换电路以及一种基于张弛振荡器的时钟产生电路,克服了宽电源范围供电情况下对低压振荡器的要求,在降低电压变换电路复杂性的同时降低了频率对电压的敏感性,可应用于单电源高压供电芯片.在电源电压VDDH为典型值24V情况下,逻辑低电平VDDL温度系数为290ppm/℃;电源电压从0跳变到24V时,VDDL稳定5V仅需0.16μs;27℃情况下,电源电压VDDH从7V到40V变换情况下,VDDL电平变化1.72%.27℃情况下,在7V供电电压时,最大时钟偏移0.20%;在24V供电电压时,最大时钟偏移0.21%.电路采用0.25μm工艺实现,在电源电压24 V,工作频率25MHz时,电流消耗仅为150μA.

一种宽电源带有高阶温度补偿的电压基准电路

介绍了一种新型电压基准电路,通过引入高阶温度补偿和电源预调整结构,提高了基准电压精度.电路采用BCD工艺仿真,在-20~125℃温度范围内,输出电压的温度系数为1.4 ppm/℃;3 V到40 V的范围内,电源电压引起的基准电压变化率为0.00066%.本文设计的电压基准电路特别适用于宽电源电压输入,且对精度要求高的应用.

一种用于磁隔离驱动电路的编解码方案设计

采用体硅0.25μm BCD工艺,设计了一种用于磁隔离驱动电路的编解码方案,将需要传输的数字信号编码成两个不同宽度的高频脉冲,这些高频脉冲从变压器初级线圈耦合到次级线圈,并且由次级端电路检测,最后在输出端重新恢复成输入的信号.相对于传统的磁隔离驱动电路的编解码方案,本文设计的磁隔离驱动电路的编码和解码方式新颖,电路实现简单,使传输的信号延迟时间大大减小,并且工作频率更高.仿真结果表明,电路在3~5V的电压下能正常工作,可以实现最大数据隔离传输速率达到125 Mbps,延迟时间最大仅有8ns,静态电流1.64mA,动态功耗0.37mA/Mbps.

高边智能功率芯片的高精度电流检测电路

针对常用的高边智能功率芯片,提出一种基于VDMOS(vertical double-diffused MOS)分离元胞技术的高精度电流检测电路.该电路采用高增益、大带宽的折叠式运放,在满足响应速度的同时,增大环路增益以提高电流检测精度.比较电流信号后,输出检测信号的逻辑电平.电流信号的比较输出,降低了电路设计的复杂程度,减少了电压比较器及电阻的运用.电路基于0.25μm BCD(bipolar CMOS DMOS)工艺进行设计.仿真验证结果表明提出的高边智能功率芯片的电流检测电路具有较高的检测精度.

一种基于浮地结构的高边驱动电路

本文介绍了一种采用浮地结构的高边功率驱动电路,包括输入级电路、稳压电路、浮地产生电路以及基于电荷泵驱动电路.针对传统驱动电路中存在的地信号干扰,信号串扰问题、栅击穿以及稳压源电路提出了一种新的解决方法以及电路设计方法,极大提高了高边功率驱动电路的稳定性.基于BCD工艺,单电源电压7V~40V情况下的仿真结果表明:在2MHz振荡器频率下,浮地电路可正常工作,浮地上的纹波电压变化小于0.03V;可以对干扰信号进行有效过滤,具有较强的防误触发能力.此新型浮地电路以及稳压源电路可很好的应用于高边功率驱动电路.

锗硅外延工艺优化对28nm PMOS器件性能的改善

在28 nm CMOS技术节点,锗硅技术在器件沟道产生压应力可以提高PMOS电学性能.在选择性锗硅外延工艺基础上对锗含量进行细化阶梯分布,此阶梯式分布能避免因锗含量过高产生位错而进一步提高总体应力效果.通过研究发现,薄膜堆叠层的厚度和锗元素浓度是影响器件性能的重要因素,实验对堆叠层厚度和锗浓度同时改变比单独改变一种影响因素获得的器件性能更好,器件的饱和电流和漏电流的性能(Idsat-Ioff)可以提高7%,同时,器件阈值电压和饱和电流的性能(Vtsat-Idsat)、器件阈值电压和漏电流(Vtsat-Ioff)性能、漏致势垒降低(DIBL)效应也有相应的改善.

一种高性能ESD电源钳位电路设计

本文提出了一种新型的ESD电源钳位电路,该电路采用反馈结构延长了电路在ESD事件来临时的开启时间,并且增强了电路的鲁棒性,避免电路在正常供电过程中发生误触发现象.和传统结构相比,检测电路中电容只有20 fF,节省了版图面积.仿真结果表明,ESD来临时,BIGFET开启时间能达1μs,在5V/1μs高速电源电压上电时,BIGFET未发生误开启,因此本文设计的ESD电源钳位电路可以被广泛应用在各种高速电路中.

高温对MOSFET ESD防护器件维持特性的影响

静电放电(electro-static discharge,ESD)防护结构的维持电压是决定器件抗闩锁性能的关键参数,但ESD器件参数的热致变化使得防护器件在高温环境中有闩锁风险.本文研究了ESD防护结构N沟道金属-氧化物-半导体(N-channel metal oxide semiconductor,NMOS)在30—195℃的工作温度下的维持特性.研究基于0.18μm部分耗尽绝缘体上硅工艺下制备的NMOS器件展开.在不同的工作温度下,使用传输线脉冲测试系统测试器件的ESD特性.实验结果表明,随着温度的升高,器件的维持电压降低.通过半导体工艺及器件模拟工具进行二维建模及仿真,提取并分析不同温度下器件的电势、电流密度、静电场、载流子注入浓度等物理参数的分布差异.通过研究以上影响维持电压的关键参数随温度的变化规律,对维持电压温度特性的内在作用机制进行了详细讨论,并提出了改善维持电压温度特性的方法.

一种新型隧穿场效应晶体管

提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。