28 nm PMOS器件中Ge注入对NBTI可靠性的影响

研究了28 nm多晶硅栅工艺中Ge注入对PMOS器件的负偏压温度不稳定性(NBTI)的影响。在N阱中注入Ge,制作了具有SiGe沟道的PMOS量子阱器件。针对不同栅氧厚度和不同应力条件的器件,采用动态测量方法测量了NBTI的退化情况,采用电荷泵方法测量了界面态的变化情况。实验结果表明,由于Ge的注入,PMOS器件中饱和漏电流的退化量降低了43%,同时应力过程中产生的界面态得到减少,有效提高了PMOS器件的NBTI可靠性。

应力记忆工艺优化对NMOS器件性能的改善

应力记忆工艺(SMT)通过在NMOS器件沟道中产生张应力,提高器件的电子迁移率,从而提升NMOS器件的性能。Si_3N_4层应力值、SiO_2层厚度以及退火顺序等三种因素,均对NMOS器件的性能产生影响,增加了SMT工艺应用的难度。对三组实验结果进行分析,研究了三种因素对NMOS器件性能的影响,优化了工艺条件。结果表明,NMOS器件应用SMT工艺后,饱和漏极电流-关态漏极电流(I_(dsat)-I_(off))较传统NMOS器件提高了6%。

LDD注入工艺对40nm中压NMOS器件HCI-GIDL效应的优化

基于40 nm CMOS工艺,研究了8 V MV NMOS器件的HCI-GIDL效应的优化。分析了增大LDD注入倾角、二次LDD注入由P注入变为As注入两种措施对电学特性的影响。测试结果表明,两种措施均对器件的衬底电流、关态泄漏电流产生较好效果。利用TCAD工具,模拟了LDD注入工艺的优化对掺杂形貌、电场分布和碰撞电离强度的影响。分析了HCI-GIDL效应得以优化的物理机制。

毕达哥拉斯

王锋学完“三角形”这个知识后．在本子上画了一个直角三角形，并在两条直角边上分别标出3厘米、4厘米，斜边上标出6厘米，具体如右图所示：