一种基于插值算法符号同步的硬件设计

提出了一种数字接收机中符号同步的硬件设计方案。该方案属于异步采样恢复法,其插值滤波器的设计采用了理想插值算法加窗处理,较传统的拉格朗日插值有更好的频域特性。该设计方案已用VerilogHDL实现,并通过了综合及时序验证。

RS(255、239)译码器的流水线设计

RS码是一种性能十分良好的线性分组循环码,具有极强的纠错能力,在数字通信系统中得到广泛的应用。本文提出了一种基于流水线结构的RS(255、239)译码器的设计,并在面积上对其进行了优化。文中所提到的设计,已用VerlogHDL实现,并通过了综合以及对网表文件的仿真验证。