JESD204C高速串行接口电路设计技术

由于各种新兴信息技术的出现和发展,设备间传输的数据流量急剧增加,不断推动着具有更高带宽和更低功耗的高速串行接口技术的研究,也促进了各种协议标准向着更高数据率的方向迭代升级。但是高速电路的设计也带来了很多技术和架构设计上的挑战,其中比较大的挑战如信道的插入损耗就要求架构需要做相适应的改变和一些电路技术的使用。本文基于JESD204C协议,首先介绍了该协议的特点和性能指标,随后详细阐述了基于该协议的高速串行接口集成电路的设计架构和关键技术,包括前馈均衡技术和连续时间线性均衡技术,分别对其进行了理论分析和仿真验证,最后通过流片测试对其发挥的作用进行了验证和分析,结果表明相关的均衡技术提高了高速接口的性能,特别在对抗信道的插入损耗方面,发挥了重要作用,对国内外后续的研究提供了参考价值。