面向国产处理器的FPGA原型验证系统优化方法

在集成电路的设计过程中,流片之前进行现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)验证是一个必不可少的环节。在对某款国产处理器芯片进行FPGA验证时,一些性能测试课题出现测试结果不稳定,与其他验证平台结果出入较大的现象。针对这一问题,基于事务处理模块开发了一套新型调试系统,能够方便准确地观测到FPGA测试过程中关键事务的动态变化数据,并实时传递。用事务级查错方式替代常见的信号级查错手段,有效提高了FPGA原型验证过程的可观测性,加快问题定位速度,提高查错验证效率。在目标处理器芯片验证流程中,成功解决二级缓存访存延迟测试不稳定的问题,取得了一定成效。